時間：2022-06-15 19:28:12
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇集成電路設計論文，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
摘要集成電路產業的發展，促使人才需求量增加。本文通過對我國市場調查，得出應用型集成電路設計人才是該行業目前大量需求的人才，并從幾個方面進行分析。
關鍵詞應用型人才IC設計需求分析
隨著我國IC產業的迅速發展，相應人才的需求量也日益增加。根據上海半導體和IC研討會公布的數據，08年中國IC產業對設計工程師的需求將達到25萬人，但目前國內人才數量短缺這個數字不止幾十倍。例如我們熟知的威盛雖然號稱IC設計人才大戶，但相對于其在內地業務發展的需要還是捉襟見肘，其關聯企業每年至少需要吸納數百名IC設計人才，而目前培養規模無法滿足。而在人才的需求中，應用型IC設計人才更加受到歡迎。
一、IC設計人才短缺
2008年，全國集成電路（IC）人才需求將達到25萬人，按照目前IC人才的培養速度，今后10年，IC人才仍然還有20多萬人的缺口。這是08年4月21日在沈陽師范大學軟件學院舉行的國家信息技術緊缺人才培養工程——CSIP-AMD集成電路專項培訓開班儀式上了解到的。同樣有數據表明，近日，從清華大學、電子科技大學、北京航空航天大學了解到，目前全國高校設有微電子專業總共只有10余個，每年從IC卡設計和微電子專業畢業的碩士生也只有二三百人。在國內大約僅有不足4000名設計師，而2008年，IC產業對IC設計工程師的需求量達到25萬－30萬人。有專家預測，到2008年底僅北京市IC及微電子產業就將超過2000億元人民幣，而到了2010年我國可能需要30萬名IC卡設計師[1]。未來我國IC卡設計人才需求巨大。目前中國每年從IC設計和微電子專業畢業的高學歷的碩士生只有數百人。中國現有400多所高校設置了計算機系，新近又特批了51所商業化運做的軟件學院。但這些軟件學院和計算機系培養的是程序員。中國目前只有十來所大學能夠培養IC設計專業的學生。因此IC設計專業人才處于極其供不應求的狀態?？梢赃@樣說，這是因為我國很大程度上是沒有足夠的IC設計人才。
專家指出，我國IC設計人員不足的一個重要的原因是IC設計是新興學科，國內在此之前很少有大專院校開設IC設計專業，現在從事IC設計專業的人才，大部分是微電子、半導體或計算機、自動控制等相鄰領域的理工專業畢業生，但是和實際的IC工作比起來，還是有差距，學校并不了解企業需要的是什么樣的人才。所以，許多IC設計企業只能經常從應屆畢業生中直接招聘人才再進行培訓。此外，IC設計的實驗環境要求，恐怕所有的高校都沒有能力搭建。據了解，建一個供30人使用的IC實驗室，光是購買硬件設備就需要15萬美元。
最新研究指出：到2010年中國半導體市場將占世界總需求量的6％，位居全球第四。未來幾年內中國芯片生產有望每年以42％的速度遞增，這大大高于全球10％的平均增長速度。僅就IC卡一項來看，我國IC卡設計前景廣闊。身份證IC卡的正式應用，將是十億計的數量，百億計的銷售額，此外讀卡機及其系統將有成倍的產值。半導體理事長俞忠鈺說，2002年全國的IC設計單位已達到了240家，根據北京市發展微電子產業的建設規劃，到2010年，北京市要逐步建成20條左右大規模高水平的芯片生產線，200家高水平的IC卡專業設計公司。據預測，北京市IC產業將超過2000億元。巨大的商機也同時帶來了市場對IC卡設計人才的巨大需求。
二、應用型IC設計技術人才需求日切
IC產業飛速發展，現在的焦點已經移到了IT產業的核心技術IC設計上。據北京半導體協會負責人董秀琴表示，IC卡設計工程師在軟件行業是現在公認的高收入階層。目前我國IC卡人才缺口巨大，在我國的高等教育里，這一塊發展十分緩慢。按照中國現在的市場行情，一個剛畢業、沒有任何工作經驗的IC設計工程師的年薪最少也要在8萬元左右。為什么會出現這樣的情況呢？董秀琴講，這是因為一方面是現有IC設計人才的嚴重缺乏；另一方面是國內外市場對IC卡設計人才尤其是合格的IC設計師的大量需求。
由此我們可以看出，對于應用型的設計人員來講，是備受集成電路行業歡迎的。例如常見的EDA公司、IC設計服務公司、IC設計公司和IDM或Fundry4種類型的公司需要那些IC設計人才呢？他們需要的是熟悉IC設計的技術支持工程師,涵蓋IC設計的所有方面,通常包括:系統設計、算法設計、數字IC前端邏輯設計與驗證、FPGA設計、版圖設計、數字IC后端物理設計、數字后端驗證、庫開發，甚至還有EDA軟件的開發與測試,嵌入式軟件開發等，其中對IC物理設計工程師的需求量會多一些[2]。
目前，需求量最大、人才缺口最大的主要有模擬設計工程師、數字設計工程師和版圖設計工程師三類。另外，設計環節還需要工藝接口工程師、應用工程師、驗證工程師等。IC版圖設計師的主要職責是通過EDA設計工具，進行集成電路后端的版圖設計和驗證，最終產生送交供集成電路制造用的GDSII數據。版圖設計師通常需要與數字設計工程師和模擬設計工程師隨時溝通和合作才能完成工作。一個優秀的版圖設計師，即要有電路的設計和理解能力，也要具備過硬的工藝知識。模擬設計工程師作為設計環節的關鍵人物，模擬設計工程師的工作是完成芯片的電路設計。由于各個設計企業所采用的設計平臺有所不同，不同材料、產品對電路設計的要求也千差萬別，模擬設計工程師最核心的技能是必須具備企業所需的電路設計知識和經驗，并有豐富的模擬電路理論知識。同時還需指導版圖設計工程師實現模擬電路的版圖設計。
由此我們可以看出，在IC人才的需求中，應用型IC設計人才的需求更大，而且他們也是推動集成電路產業迅速發展的生力軍。
三、以社會需求為導向，培養應用型IC設計人才
國家對IC卡設計人才培養也很重視。據北京半導體協會卓洪俊部長說，到2010年，全國IC產量要達到500億塊，銷售額達到2000億元左右，將近占世界市場份額的5％，滿足國內市場50％的需求。同時，國務院頒布《鼓勵軟件產業和集成電路產業發展的若干政策》的18號文件，支持和鼓勵軟件和IC產業加速發展，加快IC設計人才培養。
IC人才需求問題的解決首先還是從高校開始，2001年，清華大學微電子研究所開設了“集成電路設計與制造技術專業”第二學士學位班，2001年的IC專業二學位班已經有64名學員在讀。清華大學還分別與宏力半導體、有研硅、首鋼合作培養IC人才。2002年，成都電子科大也開始招收“微電子技術專業”的二學位學員，同時擴招微電子專業的本科生。為了更好地實施學校加速IC人才培養的戰略，電子科大還成立了微電子與固體電子學院，并建立了面積為1500平米的IC設計中心。同濟大學開始實施IC人才培養規劃，提出了“研究生、本科生、高職生”的多層次培養體系。
作為人才培養的搖籃，高校在這一方面應進一步加快改革，制定可行的、新的人才培養計劃，以社會需求為導向，加強教學、實驗和實訓投入，多渠道、多方式地進行應用型IC設計人才的培養。
參考文獻
一、完善課程設置
合理設置課程體系和課程內容，是提高人才培養水平的關鍵。2009年，黑龍江大學集成電路設計與集成系統專業制定了該專業的課程體系，經過這幾年教學工作的開展與施行，發現仍存在一些不足之處，于是在2014年黑龍江大學開展的教學計劃及人才培養方案的修訂工作中進行了再次的改進和完善。首先，在課程設置與課時安排上進行適當的調整。對于部分課程調整其所開設的學期及課時安排，不同課程中內容重疊的章節或相關性較大的部分可進行適當刪減或融合。如：在原來的課程設置中，“數字集成電路設計”課程與“CMOS模擬集成電路設計”課程分別設置在教學第六學期和第七學期。由于“數字集成電路設計”課程中是以門級電路設計為基礎，所以學生在未進行模擬集成電路課程的講授前，對于各種元器件的基本結構、特性、工作原理、基本參數、工藝和版圖等這些基礎知識都是一知半解，因此對門級電路的整體設計分析難以理解和掌握，會影響學生的學習熱情及教學效果；而若在“數字集成電路設計”課程中添加入相關知識，與“CMOS模擬集成電路設計”課程中本應有的器件、工藝和版圖的相關內容又會出現重疊。在調整后的課程設置中，先開設了“CMOS模擬集成電路設計”課程，將器件、工藝和版圖的基礎知識首先進行講授，令學生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數字集成電路設計”課程的學習中，對于應用各器件進行電路構建時會更加得心應手，達到較好的教學效果，同時也避免了內容重復講授的問題。此外，這樣的課程設置安排，將有利于本科生在“大學生集成電路設計大賽”的參與和競爭，避免因學期課程的設置問題，導致學生還未深入地接觸學習相關的理論課程及實驗課程，從而出現理論知識儲備不足、實踐操作不熟練等種種情況，致使影響到參賽過程的發揮。調整課程安排后，本科生通過秋季學期中基礎理論知識的學習以及實踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實踐經驗，具有較充足的參賽準備，通過團隊合作較好地完成大賽的各項環節，贏取良好賽果，為學校、學院及個人爭得榮譽，收獲寶貴的參賽經驗。其次，適當降低理論課難度，將教學重點放在掌握集成電路設計及分析方法上，而不是讓復雜煩瑣的公式推導削弱了學生的學習興趣，讓學生能夠較好地理解和掌握集成電路設計的方法和流程。第三，在選擇優秀國內外教材進行教學的同時，從科研前沿、新興產品及技術、行業需求等方面提取教學內容，激發學生的學習興趣，實時了解前沿動態，使學生能夠積極主動地學習。
二、變革教學理念與模式
CDIO（構思、設計、實施、運行）理念，是目前國內外各高校開始提出的新型教育理念，將工程創新教育結合課程教學模式，旨在緩解高校人才培養模式與企業人才需求的沖突[4]。在實際教學過程中，結合黑龍江大學集成電路設計與集成系統專業的“數?；旌霞呻娐吩O計”課程，基于“逐次逼近型模數轉換器（SARADC）”的課題項目開展教學內容，將各個獨立分散的模擬或數字電路模塊的設計進行有機串聯，使之成為具有連貫性的課題實踐內容。在教學周期內，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應用于實踐中，完成“構思、設計、實踐和驗證”的整體流程，使學生系統地掌握集成電路全定制方案的具體實施方法及設計操作流程。同時，通過以小組為單位，進行團隊合作，在組內或組間的相互交流與學習中，相互促進提高，培養學生善于思考、發現問題及解決問題的能力，鍛煉學生團隊工作的能力及創新能力，并可以通過對新結構、新想法進行不同程度獎勵加分的形式以激發學生的積極性和創新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業論文的撰寫要求，令每一組提供一份完整翔實的數據報告，鍛煉學生撰寫論文、數據整理的能力，為接下來學期中的畢業設計打下一定的基礎。而對于教師的要求，不僅要有扎實的理論基礎還應具備豐富的實踐經驗，因此青年教師要不斷提高專業能力和素質?？赏ㄟ^參加研討會、專業講座、企業實習、項目合作等途徑分享和學習實踐經驗，同時還應定期邀請校外專家或專業工程師進行集成電路方面的專業座談、學術交流、技術培訓等，進行教學及實踐的指導。
三、加強EDA實踐教學
首先，根據企業的技術需求，引進目前使用的主流EDA工具軟件，讓學生在就業前就可以熟練掌握應用，將工程實際和實驗教學緊密聯系，積累經驗的同時增加學生就業及繼續深造的機會，為今后競爭打下良好的基礎。2009—2015年，黑龍江大學先后引進數字集成電路設計平臺Xilinx和FPGA實驗箱、華大九天開發的全定制集成電路EDA設計工具Aether以及Synopsys公司的EDA設計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網進行網絡集成電路設計平臺的搭建，實現遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。其次，根據企業崗位的需求可合理安排EDA實踐教學內容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態機、分頻器、數顯鍵盤控制等各種類型電路模塊的設計和仿真分析，令學生掌握數字、模擬、數?；旌霞呻娐返脑O計方法及流程，在了解企業對于數字、模擬、數模混合集成電路設計以及版圖設計等崗位要求的基礎上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關的EDA實踐內容真正融會貫通，為今后就業做好充足的準備。第三，根據集成電路設計本科理論課程的教學內容，以各應用軟件為基礎，結合多媒體的教學方法，選取結合于理論課程內容的實例，制定和編寫相應內容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設計”和“數字集成電路設計”課程，都已制定了比較詳盡的實踐手冊及實驗內容課件；通過網絡平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。
四、搭建校企合作平臺
近年來，北京電子協會著手主辦了“全國大學生集成電路設計大賽”，為各高校的在校大學生提供了一個集成電路設計專業競賽的良好平臺。通過大賽的舉辦，不僅提高了本科教學工作的積極性和教學質量，更加有利了提高學生的實踐能力和創新能力。同時，大賽以集成電路產業為背景，聯合各高校與企業參與其中，促進了高校間和校企間的交流與合作，并且通過大賽可以幫助企業發掘有潛力的優秀專業人才，而對于參賽學生而言亦是為其就業拓寬了渠道。2012—2015年期間，黑龍江大學連續參加多屆“全國大學生集成電路設計大賽”，本科生及研究生組都分別取得過特等獎和一、二、三等獎的好成績，并獲得了華潤上華0.35umCMOS工藝的多次流片機會，這對于本科階段的學生來說是彌足珍貴的學習和積累經驗的機會。通過參加大賽，學生不僅積累了實踐操作經驗，完善了知識結構，更對競技精神有了一種新的認識與體會，增強了創新創業的意識和能力。同時，在競賽過程中，令學生對自身的優勢和劣勢有了明確的認識，對于其專業能力和發展潛質也是一次很好的發掘。在今后的賽事中，我們會借鑒以往的大賽經驗，對參賽的本科生和研究生進行合理的培訓和實踐訓練，成員以高年級帶低年級、老隊員帶新隊員、理論型學生與實踐性學生相結合的模式組隊，以實現經驗傳承、知識共享與交流、創新實踐、團隊合作等優勢，有利于專業的發展以及各屆學生專業能力和創新能力的提高。
作者：卜丹 邱成軍 竇雁巍 單位：黑龍江大學
論文關鍵詞：集成電路，特點，問題，趨勢，建議
引言
集成電路是工業化國家的重要基礎工業之一，是當代信息技術產業的核心部件，它是工業現代化裝備水平和航空航天技術的重要制約因素，由于它的價格高低直接影響了電子工業產成品的價格，是電子工業是否具有競爭力關鍵因素之一。高端核心器件是國家安全和科學研究水平的基礎，日美歐等國均把集成電路業定義為戰略產業。據臺灣的“科學委員會”稱未來十年是芯片技術發展的關鍵時期。韓國政府也表示擬投資600億韓元于2015年時打造韓國的集成電路產業。
集成電路主要應用在計算機、通信、汽車電子、消費電子等與國民日常消費相關領域因此集成電路與全球GDP增長聯系緊密，全球集成電路消費在2009年受金融危機的影響下跌9%的情況下2010由于經濟形勢樂觀后根據半導體行業協會預計今年集成電路銷售額將同比增長33%。
一、我國集成電路業發展情況和特點
有數據統計2009年中國集成電路市場規模為5676億元占全球市場44%，集成電路消費除2008、2009年受金融危機影響外逐年遞增，中國已成為世界上第一大集成電路消費國，但國內集成電路產量僅1040億元，絕大部分為產業鏈低端的消費類芯片，技術落后發達國家2到3代左右，大量高端芯片和技術被美日韓以及歐洲國家壟斷。
我國集成電路產業占GDP的比例逐年加大從2004年的0.59%到2008年的0.74%.年均增長遠遠超過國際上任何一個其他國家，是全球集成電路業的推動者，屬于一個快速發展的行業。從2000年到2007年我國集成電路產業銷售收入年均增長超過18%畢業論文提綱，增長率隨著經濟形勢有波動，由于金融危機的影響2008年同比2007年下降了0.4%，2009年又同比下降11%，其中集成電路設計業增速放緩實現銷售收入269.92億元同比上升14.8%，由于受金融危機影響，芯片制造業實現銷售收入341.05億元同比下降13.2%、封裝測試業實現銷售收入498.16億元同比下降19.5%。我國集成電路總體上企業總體規模小，有人統計過，所有設計企業總產值不如美國高通公司的1/2、所有待工企業產值不如臺積電、所有封測企業產值不如日月光。
在芯片設計方面，我國主流芯片設計采用130nm和180nm技術，65nm技術在我國逐漸開展起來，雖然國際上一些廠商已經開始應用40nm技術設計產品了，但由于65nm技術成熟，優良率高，將是未來幾年贏利的主流技術.設計公司數量不斷增長但規模都較小，屬于初始發展時期。芯片制造方面，2010國外許多廠商開始制造32nm的CPU但大規模采用的是65nm技術，而中國國產芯片中的龍芯還在采用130nm技術，中芯國際的65nm技術才開始量產，國產的自主知識產權還沒達到250技術。在封裝測試技術方面，這是我國集成電路企業的主要業務，也是我國的主要出口品，有數據顯示我國集成電路產業的50%以上的產值都由封裝產業創造，隨著技術的成熟，部分高端技術在國內逐步開始開展，但有已經開始下降的趨勢雜志網。在電子信息材料業方面，下一代晶圓標準是450mm，有資料顯示將于2012年試制，現在國際主流晶圓尺寸是300mm，而我國正在由200mm到300mm過渡。在GaAs單晶、InP單晶、光電子材料、磁性材料，壓電晶體材料、電子陶瓷材料等領域無論是在研發還是在生產均較大落后于國外，總體來說我國新型元件材料基本靠進口。在半導體設備制造業方面畢業論文提綱，有數據統計我國95%的設備是外國設備，而且二手設備占較大比例，重要的半導體設備幾乎都是國外設備，從全球范圍來講美日一直壟斷其生產和研發，臺灣最近也有有了較大發展，而我國半導體設備制造業發展較為緩慢。
我國規劃和建成了7個集成電路產業基地，產業集聚效應初步顯現出來，其中長江三角洲、京津的上海、杭州、無錫和北京等地區,是我國集成電路的主要積聚地，這些地區集中了我國近半數的集成電路企業和銷售額，其次是中南地區約占整個產業企業數和銷售額的三分之一，其中深圳基地的IC設計業居全國首位，制造企業也在近一部壯大，由于勞動力價格相對廉價，我國集成電路產業正向成都、西安的產業帶轉移。
二、我國集成電路業發展存在的問題剖析
首先，我國集成電路產業鏈還很薄弱，科研與生產還沒有很好的結合起來，應用十分有限，雖然新聞上時常宣傳中科院以及大專院校有一些成果，但尚未經過市場的運作和考驗。另外集成電路產品的缺乏應用途徑這就使得研究成果的產業化難以推廣和積累成長。
其次，我國集成電路產業尚處于幼年期，企業規模小，集中度低，資金缺乏，人才缺乏，市場占有率低，不能實現規模經濟效應，相比國外同類企業在各項資源的占有上差距較大。由于集成電路行業的風險大，換代快，這就造成了企業的融資困難，使得我國企業發展緩慢，有數據顯示我國集成電路產業有80%的投資都來自海外畢業論文提綱，企業的主要負責人大都是從臺灣引進的。
再次，我國集成電路產業相關配套工業落后，產業基礎薄弱。集成電路產業的上游集成電路設備制造的高端設備只有美日等幾家公司有能力制造，這就大大制約了我國集成電路工藝的發展速度，使我國的發展受制于人。
還有，我國集成電路產成品處于產品價值鏈的中、低端，難以提出自己的標準和架構，研發能力不足，缺少核心技術，處于低附加值、廉價產品的向國外技術模仿學習階段。有數據顯示我國集成電路使用中有80%都是從國外進口或設計的，國產20%僅為一些低端芯片，而由于產品相對廉價這當中的百分之七八十又用于出口。
三、我國集成電路發展趨勢
有數據顯示PC機市場是我國集成電路應用最大的市場，汽車電子、通信類設備、網絡多媒體終端將是我國集成電路未來增長最快應用領域. Memory、CPU、ASIC和計算機外圍器件將是最主要的幾大產品。國際集成電路產業的發展逐步走向成熟階段，集成電路制造正在向我國大規模轉移，造成我國集成電路產量上升，如Intel在2004年和2005年在成都投資4.5億元后，2007年又投資25億美元在大連投資建廠預計2010年投產。
另外我國代工產業增速逐漸放緩，增速從當初的20%降低到現在的6%-8%，低附加值產業逐漸減小。集成電路設計業占集成點設計業的比重不斷加大，2008、2009兩年在受到金融危機的影響下在其他專業大幅下降的情況下任然保持一個較高的增長率，而且最近幾年集成電路設計業都是增長最快的領域，說明我國的集成電路產業鏈日趨完善和合理，設計、制造、封裝測試三行業開始向“3：4：4”的國際通行比例不斷靠近。從發達國家的經驗來看都是以集成電路設計公司比重不斷加大，制造公司向不發達地區轉移作為集成電路產業走向成熟的標志。
我國集成電路產業逐漸向優勢企業集中,產業鏈不斷聯合重組，集中資源和擴大規模，增強競爭優勢和抗風險能力，主要核心企業銷售額所占全行業比重從2004年得32%到2008年的49%，體現我國集成電路企業不斷向優勢企業集中，行業越來越成熟，從美國集成電路廠商來看當行業走向成熟時只有較大的核心企業和專注某一領域的企業能最后存活下來。
我國集成電路進口量增速逐年下降從2004年的52.6%下降為2008年的1.2%,出口量增速下降幅度小于進口量增速。預計2010年以后我國集成電路進口增速將小于出口增速，我國正在由集成電路消費大國向制造大國邁進。
四、關于我國集成電路發展的幾點建議
第一、不斷探索和完善有利于集成電路業發展的產業模式和運作機制。中國高校和中科院研究所中有相對寬松的環境使得其適合醞釀研發畢業論文提綱，但中國的高端集成電路研究還局限在高校和中科院的實驗室里，沒有一個循序漸進的產業運作和可持續發展機制，這就使得國產高端芯片在社會上認可度很低，得不到應用和升級。在產業化成果推廣的解決方面?？梢越梃b美國的國家采購計劃，以政府出資在武器和航空航天領域進行國家采購以保證研發產品的產業化應用得以實現雜志網。只有依靠公共研發機構的環境、人才和技術優勢結合企業的市場運作優勢，走基于公共研發機構的產業化道路才是問題的正確路徑。
第二、集成電路的研發是個高投入高風險的行業是技術和資本密集型產業，有數據顯示集成電路研發費用要占銷售額的15%，固定資產投資占銷售額的20%，銷售額如果達不到100億美元將無力承擔新一代產品的研發，在這種情況下由于民族集成電路產業在資金上積累有限，幾乎沒有抗風險能力，技術上缺乏積累，經不起和國際集成電路巨頭的競爭，再加上我國是一個勞動力密集型產業國，根據國際貿易規律，資本密集型的研發產業傾向于向發達國家集中，要想是我國在未來的高技術的集成電路研發有一席之地只有國家給予一定的積極的產業政策，使其形成規模經濟的優勢地位，才能使集成電路業進入良性發展的軌道.對整個產業鏈，特別是產業鏈的低端更要予以一定的政策支持。由政府出資風險投資，通過風險投資公司作為企業與政府的隔離，在成功投資后政府收回投資回報退出公司經營，不失為一種良策。資料顯示美國半導體業融資的主要渠道就是靠風險基金。臺灣地區之所以成為全球第四大半導體基地臺就與其6年建設計劃對集成電路產業的重點扶植有密切關系，最近灣當局的“科學委員會”就在最近提出了擬扶植集成電路產業使其達到世界第二的目標。
第三、產業的發展可以走先官辦和引進外資再民營化道路，在產業初期由于資金技術壁壘大人才也較為匱乏民營資本難于介入，這樣只有利用政府力量和外資力量，但到一定時期后只有民營資本的介入才能使集成電路產業走向良性化發展的軌道。技術競爭有利于技術的創新和發展，集成電路業的技術快速更新的性質使得民營企業的競爭性的優勢得以體現，集成電路每個子領域技術的專用化特別高分工特別細，每個子領域有相當的技術難度，不適合求小而且全的模式。集成電路產業各個子模塊經營將朝著分散化畢業論文提綱，專業化的方向發展，每個企業專注于各自領域，在以形成的設計、封裝、測試、新材料、設備制、造自動化平臺設計、IP設計等幾大領域內分化出有各自擅長的專業領域深入發展并相互補充，這正好適應民營經濟的經營使其能更加專注，以有限的資本規模經營能力能夠達到自主研發高投入，適應市場高度分工的要求，所以民間資本的投入會使市場更加有效率。
第四、技術引進吸收再創新將是我國集成電路技術創新發展的可以采用的重要方式。美國國家工程院院士馬佐平曾今說過：中國半導體產業有著良好的基礎，如果要趕超世界先進水平，必須要找準方向、加強合作。只有站在別人的基礎上，吸取國外研發的經驗教訓，并充分合作才是我國集成電路業發展快速發展有限途徑，我國資金有限，技術底子薄，要想快速發展只有借鑒別人的技術在此基礎上朝正確方向發展，而不是從頭再來另立門戶。國際集成電路產業鏈分工與國家集成電路工業發展階段有很大關系，隨著產業的不斷成熟和不斷向我國轉移使得我國可以走先生產，在有一定的技術和資金積累后再研發的途徑。技術引進再創新的一條有效路徑就是吸引海外人才到我國集成電路企業，美國等發達國家的經濟不景氣正好加速了人才向我國企業的流動，對我國是十分有利的。
【參考文獻】
[1]盧銳，黃海燕，王軍偉.基于技術學習的臺灣地區產業鏈升級[J].河海大學學報（哲學社會科學版），2009，(12):57-60，95.
[2]莫大康.新形勢下的世界半導體業及中國半導體業的前景(上)[J].電子產品世界，2008，(5):24，26，32.
[3]莫大康.新形勢下的世界半導體業及中國半導體業的前景(下)[J].電子產品世界，2008，(6):32-33，36.
[4]葉甜春.中國集成電路裝備制造業自主創新戰略[J].中國集成電路，2006，(9):17-19.
[5]楊道虹.發達國家和地區集成電路產業技術創新模式及其啟示[J].電子工業專用設備，2008，(8):53-56.
[6]李珂.2008年中國集成電路產業發展回顧與展望[J].電子工業專用設備，2009，(3):6-10.
[7]龐輝，裴砜.我國集成電路產業發展中存在的問題及對策[J].沈陽大學學報，2009，(8): 9-12.
[8]翁壽松.中國半導體產業面臨的挑戰[J].電子工業專用設備，2009，(10):13-15，45.
[9]尹小平崔巖.日美半導體產業競爭中的國家干預——以戰略性貿易政策為視角的分析[J].現代日本經濟，2010，(1):8-12.
關鍵詞：特色專業建設；復旦大學；微電子學；創新人才培養
復旦大學“微電子學與固體電子學”學科有半個多世紀的深厚積累。20世紀50年代，謝希德教授領導組建了全國第一個半導體學科，培養了我國首批微電子行業的中堅力量。60年代研制成功我國第一個鍺集成電路。1984年，經國務院批準設立微電子與固體電子學學科博士點，1988年、2001年、2006年被評為國家重點學科。所在一級學科于1998年獲首批一級博士學位授予權，設有獨立設置的博士后流動站和長江特聘教授崗位，建有“專用集成電路與系統”國家重點實驗室，1998年和2003年被列入“211”工程建設學科，2000年被定為“復旦三年行動計劃”重中之重學科得到學校重點支持，2005年獲“985工程”二期支持，建設“微納電子科技創新平臺”。
長期以來復旦大學微電子學教學形成了“基礎與專業結合，研究與應用并重，創新人才培養國際化”特色。近年來，在教育部第二批高等學校特色專業建設中，我們根據國家和工業界對集成電路人才的要求，貫徹“國際接軌、應用牽引、注重質量”的教學理念，制定了復旦大學“微電子教學工作三年計劃大綱”并加以實施，在高端創新人才培養方面對專業教學的特色開展了深層的挖掘和拓展。
一、課程體系的完善和課程建設
微電子技術的高速發展要求微電子專業課程體系在相對固定的框架下不斷加以更新和完善。
我們設計了“復旦大學微電子學專業本科課程設置調查表”，根據對于目前工作在企業、大學和研究機構的專業人士的調查結果，制定了新的微電子學本科培養方案。主要修改包括：
（1）加強物理基礎、電路理論和通信系統課程。微電子學科，特別是系統芯片集成技術，是融合物理、數學、電路理論和信息系統的綜合性應用學科。因此，在原有課程基礎上，增加了有關近代物理、信號與通信系統、數字信號處理等課程，使微電子學生的知識覆蓋面更寬。
（2）面向研究、應用和學科交叉的需要，增加專業選修課程。如增加了電子材料薄膜測試表征方法、射頻微電子學、鐵電材料與器件、Perl語言、計算微電子學、實驗設計及數據分析等課程，為本科生將來進一步從事研究和應用開發打下基礎。
（3）強調能力和素質訓練，高度重視實驗教學。開設了集成電路工藝實驗、集成電路器件測試實驗、集成電路可測性設計分析實驗及專用集成電路設計實驗等從專業基礎到專業的多門實驗課。
在課程體系調整完善的同時，還對于微電子專業基礎課和專業必修課開展了新一輪的課程建設。包括：
（1）精品課程的建設。幾年來，半導體物理、集成電路工藝原理、數字集成電路設計經過建設已經獲得復旦大學校級精品課程。其中半導體物理和集成電路工藝原理課程獲得學校的重點資助，正在建設上海市精品課程。另有半導體器件原理和模擬集成電路設計正在復旦大學校級精品課程建設之中，有望明年獲得稱號。
（2）增加全英語教學和雙語教學課程。為了滿足微電子技術的高速發展和學生盡快吸收、學習最新知識的需求，貫徹落實教育部“為適應經濟全球化和科技革命的挑戰，本科教育要創造條件使用英語等外語進行公共課和專業課教學”的要求，在本科生專業課的教學中新增全英語教學課程3門，雙語教學課程4門。該類專業課程的開設也為微電子專業的國際交流學生提供了選課機會。
（3）教材建設。為了配合課程體系的完善和補充更新專業知識，除了選用一些國際頂級高校的教材之外，還依據我們的課程體系組織編寫了一系列專業教材和論著。有已經出版的《深亞微米FPGA結構與CAD設計》、《Modern Thermodynamics》、《現代熱力學－基于擴展卡諾定理》，列入出版計劃的《半導體器件原理》、《超大規模集成電路工藝技術》和《計算機軟件技術基礎》。另外根據課程體系的要求對實驗用書也進行了更新。
為了傳承復旦微電子學的豐富教學經驗和保證教學質量，建立了完備的教學輔導制度，如課前試講、課中聽課及聘請經驗豐富的退休老教師與青年教師結對子輔導等。每學期聽課總量和被聽課教師分別均超過所授課程和任課教師人數的50%以上。對所有聽課結果進行了數據分析，并反饋給任課教師，為教師改進教學提供了有益的幫助。在保證教學內容的情況下，鼓勵教師嘗試新的教學手段，實現所有必修課程的電子化，建立主要必修課程的網頁，完全公開提供所有課件信息，部分課件獲得超過15000次的下載量。青年教師還獨創了“移動課堂”的授課新方法，該方法能夠完整復制課堂教學，既能高清晰展示教學課件的內容，又能把教師課上講解的聲音、動作及臨時板書全部包含在內，能夠使用大眾化的多媒體終端進行播放，隨時隨地完美重現課堂講解全過程。
通過國際合作的研究生項目及教師出國交流，復旦大學微電子學專業教師的教學水平得到進一步提升。在研究生的聯合培養項目（如復旦-TU Delft碩士生項目、復旦-KTH碩士生/博士生項目等）中海外高校教師來到復旦全程教授所有課程，復旦配備青年教師跟班聽課和擔任課程輔導。這使得青年教師的授課理念、授課方式及授課水平都有大幅提高。同時，由于聯合培養項目及其他合作項目，復旦的青年教師也被邀請參與海外高校的教學，擔任對方課程的主講，青年教師利用交流的機會，引進海外高校的一些課程用于補充復旦微電子的培養方案。這些都為集成電路專業特色的挖掘和拓展起到重要的作用。
經過幾年的努力，微電子專業的教學水平普遍得到提升，在教學評估中得到各個方面的好評。
二、培養方法的改進和創新
培養適應時代要求的微電子專業創新人才也需要在培養方法上加以改進和創新。
針對微電子工程的特點，在堅持扎實的理論的基礎上，強調理論聯系實際，開展實踐能力訓練。在學校的支持下，教學實驗室環境得到及時更新，幾個方面的實驗教學在國內形成特色。
（1）本科的集成電路工藝實驗可以在學校自己的工藝線上完成芯片的清洗、氧化、擴散、光刻、蒸發、腐蝕等基本工藝制作步驟，為學生完整掌握集成電路制造的基本能力提供了很好的實際訓練。
（2）在集成電路測試方面，結合自動化測試機臺（安捷倫SoC93000ATE），開設了可測性設計課程，附帶實驗。
（3）集成電路設計課程都附帶課程項目實踐，培養了學生實際設計能力和素質，取得很好效果。
通過課程教學訓練學生創新思維和分析問題的能力。嘗試開設了部分本科生和研究生同時共同選修的研討型課程。在課程學習的過程中，本科生不僅可以得到研究生的指導，在課堂上就某些課程內容進行探究，還可以在開展課程設計時在小組內和研究生同學共同開展小型項目研究，對于提高本科生進一步學習微電子專業的興趣和培養他們發現問題解決問題的能力有很大的幫助。
參加科研無疑是培養學生創新能力的一個最為有效的途徑。配合復旦大學的要求，微電子學專業在本科階段，持續設置多種科研計劃，給予本科生進實驗室開展科研以支持。
（1）大一的“啟航”學術體驗計劃。計劃鼓勵大一學生在感興趣的領域進行探究式學習和實踐，為學生打造一個培養創新意識，鍛煉學術能力的資源平臺?！皢⒑健睂W術體驗計劃的所有學術實踐項目均來自各個微電子專業的導師，學生通過對感興趣的項目進行申報與自薦的形式申請加入各學術實踐小組。引導學生領略學科前沿，體驗研究樂趣。
（2）二、三年級曦源項目。項目建立在學生自主學習和創新思想的基礎上，鼓勵志同道合的同學組成研究團隊，獨立提出研究方向，尋找合適的指導教師。加入自己感興趣的研究方向的團隊。在開放課題列表中尋找合適的課題方向，并向該課題指導教師進行申請。還有更多的學生在大三甚至更早就進入各個研究小組，參與教授領導的各類國家級、省部級項目及來自企業、海外等的合作項目的研究。在完成的計劃和項目成果之外，學生們還在收集文獻資料、獲取信息的能力，發現問題、獨立思考的能力，運用理論知識解決實際問題的能力，設計和推導論證、分析與綜合的能力，科學實驗、發明創造的能力，寫作和表說的能力等方面，都有不同的收獲。
通過學生參加國際交流活動及外籍教師講授課程給學生提供國際化的培養，提供層次更高、路徑多元的培養方案，培養了學生的國際化眼光，開拓了學生的培養渠道。
幾年來，微電子學專業學生的出國交流人數逐年增長，從2008年起，共有20位本科生赴國外多個高校交流學習。交流的項目包括雙學位、長學期和暑期項目等，交流時間從3個月到2年不等，交流學校包括美國（耶魯、UCLA等）、歐洲（伯明翰、赫爾辛基等）、日本（早稻田、慶應等）及我國港臺高校。大多數同學在交流期間的學習成績達到交流學校的優秀等級，同時積極參加交流學校教授小組的科研工作，得到了很好的評價。個別同學由于表現優異在交流結束回國后被對方教授邀請再次前去完成畢業論文；也有同學交流期間）參加國際級大師的科研小組工作，獲益匪淺，直研后表現出強于一般研究生的科研能力?？梢钥吹剑瑖H交流不僅為同學們提供了專業知識和研究能力的不同培養模式，也為他們提供了更加廣闊的視野和體驗多種文化的機會，為他們今后的發展和進步打下了很好的基礎。自特色專業建設以來，每學期均新開設“前沿講座”課程，課程內容不固定，授課人為聘請的海外教師，有的來自海外高校，有的來自海外企業，課程均為全英語課程或雙語教學課程。這類課程直接引進了海外高校的課程和教學方式，不僅學生受益，同時也培養了復旦微電子專業的青年教師。企業還提供與課程內容直接相關的軟件，在改善教學環境的同時，還為學生參加科研提供了培訓。
經過2年多特色專業項目的建設，復旦微電子學專業在鞏固已有教學特色基礎上，在高端創新人才培養方面進行了深層的挖掘和拓展，取得了一系列的成果。
P鍵詞音頻信號；WM8731S；先入先出存儲器
中圖分類號TP3
文獻標識碼A
文章編號2095-6363（2017）04-0095-02
1.概述
1.1論文研究的目的及意義
目前用VHDL進行電路設計，可以經過綜合與布局，燒錄至FPGA上進行測試，是硬件集成電路設計驗證的技術主流。在大多數的FPGA里面，這些可編輯的元件里也包含記憶元件，是小批量系統提高系統集成度、可靠性的最佳選擇之一。數字語音集成電路與嵌入式微處理器相結合，首先降低了產品研發成本，其次系統更小、耗電低，況且使設計更簡單，電路擴展方便且體積小，應用前景更廣，如無人駕駛、5G技術、消費電子產品、排隊機、報警以及報站器等。
1.2系統總體設計方案
FPGA的開發相對于傳統Pc、單片機的開發有很大不同，FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/0間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。FGPA芯片對WM8731進行控制，使得WM8731對音頻信號進行濾波處理。隨著百萬門級FPGA的推出單片系統成為可能。為了支持SOPE的實現方便用戶的開發與應用altera還提供了眾多性能優良的宏模塊、IP核以及系統集成等完整的解決方案。這些宏功能模塊、IP核都經過了嚴格的測試使用這些模塊將大大減少設計的風險縮短開發周期并且可使用戶將更多的精力和時間放在改善和提高設計系統的性能上而不是重復開發已有的模塊。
2.系統的處理
2.1本音頻信號處理系統
本音頻信號處理系統以WM8731芯片為處理平臺，以FPGA芯為控制中心，控制音頻解編碼芯片WM8731對輸入的音頻信號進行濾波處理，以獲得高品質的音頻數字信號，再將高品質的音頻數字信號輸出到信號接收端。由音頻編解碼模塊電路、控制器模塊、時鐘分頻模塊、I2c時序接口模塊、I2c控制字配置模塊、I2s時序接口及音頻數據處理模塊、FIFO先進先出存儲器設計、帶通數字濾波設計8部分構成。
2.2各部分電路原理
1）時鐘分頻模塊由于要使WM8731工作，此主時鐘頻率依照該芯片工作的不同模式有12.288MHz、18.432MHz、11.2896MHz以及16.9344MHz這4中頻率可選。
2）I2c時序接口模塊。實現對I2c時序的模擬，控制SCLK（數據時鐘）和SDAT（數據線）將存放在I2c_data中的24位控制字串行發送給W～8731，該模塊例化于I2c控制字配置模塊之中，以實現對該芯片的控制字寫入。
3）I2c控制字配置模塊。分別為：MODE、CSB、SDIN和SCLK。對應功能為控制接口選擇線、片選或地址選擇線、數據輸入線和時鐘輸入線。它具有2線和3線兩種模式。本文采用2線模式對WM8731進行控制。為MPU接口。選擇MODE為0時為2線模式。
4）I2s時序接口及音頻數據處理模塊。將18.432MHz的主時鐘分頻，產生均為48kHz的數模轉換和模數轉換采樣率時鐘以及對應的數字音頻時鐘（BELK）。除此之外，在此模塊中還調用了I2s串行數據轉并行數據模塊，并定義變量state作為串并變換的起始標志。
5）FIFO先進先出存儲器，是一種非常基本，使用非常廣泛的模塊。
3.系統的軟件設計及調試
軟件分為控制器模塊程序、時鐘分頻模塊、I2c總線時序模塊、12S時序接口及音頻數據處理模塊。本系統是基于FPGA的音頻編解碼芯片控制器，用以實現對語音芯片WM8731的控制。在整個系統中，用到了標準MIC、Line-in、Line-out接口、2個開關按鍵以及3個按鈕式按鍵。FPGA器件主要通過12C總線給語音芯片WM8731經行控制字配置。初始化完成后，音頻數據從MIC或LineIn輸入，經過A/D轉換后，數字信號再進入FIFO，再經過FIR數字濾波處理，之后成為串行的數字信號并由12S總線傳入FPGA器件。經過串并變換等處理之后，再經過D/A轉換由LineOut通過耳機輸出。在調試過程中，始終選擇主模式，DACSEL始終置為數字信號輸出。在測試中，WM8731能夠輸出高品質的音頻信號。
關鍵詞 微電子技術 集成系統 微機電系統 dna芯片
1 引 言
綜觀人類社會發展的文明史，一切生產方式和生活方式的重大變革都是由于新的科學發現和新技術的產生而引發的，科學技術作為革命的力量，推動著人類社會向前發展。從50多年前晶體管的發明到目前微電子技術成為整個信息社會的基礎和核心的發展歷史充分證明了“科學技術是第一生產力”。信息是客觀事物狀態和運動特征的一種普遍形式，與材料和能源一起是人類社會的重要資源，但對它的利用卻僅僅是開始。當前面臨的信息革命以數字化和網絡化作為特征。數字化大大改善了人們對信息的利用，更好地滿足了人們對信息的需求；而網絡化則使人們更為方便地交換信息，使整個地球成為一個“地球村”。以數字化和網絡化為特征的信息技術同一般技術不同，它具有極強的滲透性和基礎性，它可以滲透和改造各種產業和行業，改變著人類的生產和生活方式，改變著經濟形態和社會、政治、文化等各個領域。而它的基礎之一就是微電子技術?？梢院敛豢鋸埖卣f，沒有微電子技術的進步，就不可能有今天信息技術的蓬勃發展，微電子已經成為整個信息社會發展的基石。
50多年來微電子技術的發展歷史，實際上就是不斷創新的過程，這里指的創新包括原始創新、技術創新和應用創新等。晶體管的發明并不是一個孤立的精心設計的實驗，而是一系列固體物理、半導體物理、材料科學等取得重大突破后的必然結果。1947年發明點接觸型晶體管、1948年發明結型場效應晶體管以及以后的硅平面工藝、集成電路、cmos技術、半導體隨機存儲器、cpu、非揮發存儲器等微電子領域的重大發明也都是一系列創新成果的體現。同時，每一項重大發明又都開拓出一個新的領域，帶來了新的巨大市場，對我們的生產、生活方式產生了重大的影響。也正是由于微電子技術領域的不斷創新，才能使微電子能夠以每三年集成度翻兩番、特征尺寸縮小倍的速度持續發展幾十年。自1968年開始，與硅技術有關的學術論文數量已經超過了與鋼鐵有關的學術論文，所以有人認為，1968年以后人類進入了繼石器、青銅器、鐵器時代之后硅石時代（silicon age）〖1〗。因此可以說社會發展的本質是創新，沒有創新，社會就只能被囚禁在“超穩態”陷阱之中。雖然創新作為經濟發展的改革動力往往會給社會帶來“創造性的破壞”，但經過這種破壞后，又將開始一個新的處于更高層次的創新循環，社會就是以這樣螺旋形上升的方式向前發展。
在微電子技術發展的前50年，創新起到了決定性的作用，而今后微電子技術的發展仍將依賴于一系列創新性成果的出現。我們認為：目前微電子技術已經發展到了一個很關鍵的時期，21世紀上半葉，也就是今后50年微電子技術的發展趨勢和主要的創新領域主要有以下四個方面：以硅基cmos電路為主流工藝；系統芯片（system on a chip，soc）為發展重點；量子電子器件和以分子（原子）自組裝技術為基礎的納米電子學；與其他學科的結合誕生新的技術增長點，如mems，dna chip等。
2 21世紀上半葉仍將以硅基cmos電路為主流工藝
微電子技術發展的目標是不斷提高集成系統的性能及性能價格比，因此便要求提高芯片的集成度，這是不斷縮小半導體器件特征尺寸的動力源泉。以mos技術為例，溝道長度縮小可以提高集成電路的速度；同時縮小溝道長度和寬度還可減小器件尺寸，提高集成度，從而在芯片上集成更多數目的晶體管，將結構更加復雜、性能更加完善的電子系統集成在一個芯片上；此外，隨著集成度的提高，系統的速度和可靠性也大大提高，價格大幅度下降。由于片內信號的延遲總小于芯片間的信號延遲，這樣在器件尺寸縮小后，即使器件本身的性能沒有提高，整個集成系統的性能也可以得到很大的提高。
自1958年集成電路發明以來，為了提高電子系統的性能，降低成本，微電子器件的特征尺寸不斷縮小，加工精度不斷提高，同時硅片的面積不斷增大。集成電路芯片的發展基本上遵循了intel公司創始人之一的gordon e．moore 1965年預言的摩爾定律，即每隔三年集成度增加4倍，特征尺寸縮小倍。在這期間，雖然有很多人預測這種發展趨勢將減緩，但是微電子產業三十多年來發展的狀況證實了moore的預言[2]。而且根據我們的預測，微電子技術的這種發展趨勢還將在21世紀繼續一段時期，這是其它任何產業都無法與之比擬的。
現在，0．18微米cmos工藝技術已成為微電子產業的主流技術，0．035微米乃至0．020微米的器件已在實驗室中制備成功，研究工作已進入亞0．1微米技術階段，相應的柵氧化層厚度只有2．0～1．0nm。預計到2010年，特征尺寸為0．05～0．07微米的64gdram產品將投入批量生產。
21世紀，起碼是21世紀上半葉,微電子生產技術仍將以尺寸不斷縮小的硅基cmos工藝技術為主流。盡管微電子學在化合物和其它新材料方面的研究取得了很大進展；但還不具備替代硅基工藝的條件。根據科學技術的發展規律，一種新技術從誕生到成為主流技術一般需要20到30年的時間，硅集成電路技術自1947年發明晶體管1958年發明集成電路,到60年代末發展成為大產業也經歷了20多年的時間。另外，全世界數以萬億美元計的設備和技術投入，已使硅基工藝形成非常強大的產業能力；同時，長期的科研投入已使人們對硅及其衍生物各種屬性的了解達到十分深入、十分透徹的地步，成為自然界100多種元素之最，這是非常寶貴的知識積累。產業能力和知識積累決定了硅基工藝起碼將在50年內仍起重要作用，人們不會輕易放棄。
目前很多人認為當微電子技術的特征尺寸在2015年達到0．030～0．015微米的“極限”之后，將是硅技術時代的結束，這實際上是一種誤解。且不說微電子技術除了以特征尺寸為代表的加工工藝技術之外，還有設計技術、系統結構等方面需要進一步的大力發展，這些技術的發展必將使微電子產業繼續高速增長。即使是加工工藝技術，很多著名的微電子學家也預測，微電子產業將于2030年左右步入像汽車工業、航空工業這樣的比較成熟的朝陽工業領域。即使微電子產業步入汽車、航空等成熟工業領域，它仍將保持快速發展趨勢，就像汽車、航空工業已經發展了50多年仍極具發展潛力一樣。
隨著器件的特征尺寸越來越小，不可避免地會遇到器件結構、關鍵工藝、集成技術以及材料等方面的一系列問題，究其原因，主要是：對其中的物理規律等科學問題的認識還停留在集成電路誕生和發展初期所形成的經典或半經典理論基礎上，這些理論適合于描述微米量級的微電子器件，但對空間尺度為納米量級、空間尺度為飛秒量級的系統芯片中的新器件則難以適用；在材料體系上，sio2柵介質材料、多晶硅／硅化物柵電極等傳統材料由于受到材料特性的制約，已無法滿足亞50納米器件及電路的需求；同時傳統器件結構也已無法滿足亞50納米器件的要求，必須發展新型的器件結構和微細加工、互連、集成等關鍵工藝技術。具體的需要創新和重點發展的領域包括：基于介觀和量子物理基礎的半導體器件的輸運理論、器件模型、模擬和仿真軟件，新型器件結構，高k柵介質材料和新型柵結構，電子束步進光刻、13nmeuv光刻、超細線條刻蝕，soi、gesi／si等與硅基工藝兼容的新型電路，低k介質和cu互連以及量子器件和納米電子器件的制備和集成技術等。
3 量子電子器件（qed）和以分子原子自組裝技術為基礎的納米電子學將帶來嶄新的領域
在上節我們談到的以尺寸不斷縮小的硅基cmos工藝技術，可稱之為“scaling down”，與此同時我們必須注意“bottom up”。“bottom up”最重要的領域有二個方面：
(1)量子電子器件（qed—quantum electron device）這里包括單電子器件和單電子存儲器等。它的基本原理是基于庫侖阻塞機理控制一個或幾個電子運動，由于系統能量的改變和庫侖作用，一個電子進入到一個勢阱，則將阻止其它電子的進入。在單電子存儲器中量子阱替代了通常存儲器中的浮柵。它的主要優點是集成度高；由于只有一個或幾個電子活動所以功耗極低；由于相對小的電容和電阻以及短的隧道穿透時間，所以速度很快；且可用于多值邏輯和超高頻振蕩。但它的問題是制造比較困難，特別是制造大量的一致性器件很困難；對環境高度敏感，可靠性難以保證；在室溫工作時要求電容極?。é羏），要求量子點大小在幾個納米。這些都為集成成電路帶來了很大困難。
因此，目前可以認為它們的理論是清楚的，工藝有待于探索和突破。
(2)以原子分子自組裝技術為基礎的納米電子學。這里包括量子點陣列（qca—quantum－dot cellular automata)和以碳納米管為基礎的原子分子器件等。
量子點陣列由量子點組成，至少由四個量子點,它們之間以靜電力作用。根據電子占據量子點的狀態形成“0”和“1”狀態。它在本質上是一種非晶體管和無線的方式達到陣列的高密度、低功耗和實現互連。其基本優勢是開關速度快，功耗低，集成密度高。但難以制造，且對值置變化和大小改變都極為靈敏，0．05nm的變化可以造成單元工作失效。
以碳納米管為基礎的原子分子器件是近年來快速發展的一個有前景的領域。碳原子之間的鍵合力很強，可支持高密度電流，而熱導性能類似于金剛石，能在高集成度時大大減小熱耗散，性質類金屬和半導體，特別是它有三種可能的雜交態，而ge、si只有一個。這些都使碳納米管（cnt）成為當前科研熱點，從1991年發現以來，現在已有大量成果涌現，北京大學納米中心彭練矛教授也已制備出0．33納米的cnt并提出“t形結”作為晶體管的可能性。但是問題是如何去生長有序的符合設計性能的cnt器件，更難以集成。
目前“bottom up”的量子器件和以自組裝技術為基礎的納米器件在制造工藝上往往與“scaling down”的加工方法相結合以制造器件。這對于解決高集成度cmos電路的功耗制約將會帶來突破性的進展。
qca和cnt器件不論在理論上還是加工技術上都有大量工作要做，有待突破，離開實際應用還需較長時日！但這終究是一個誘人探索的領域，我們期待它們將創出一個新的天地。
4 系統芯片（system on a chip）是21世紀微電子技術發展的重點
在集成電路（ic）發展初期，電路設計都從器件的物理版圖設計入手，后來出現了集成電路單元庫（cell－lib），使得集成電路設計從器件級進入邏輯級，這樣的設計思路使大批電路和邏輯設計師可以直接參與集成電路設計，極大地推動了ic產業的發展。但集成電路僅僅是一種半成品，它只有裝入整機系統才能發揮它的作用。ic芯片是通過印刷電路板（pcb）等技術實現整機系統的。盡管ic的速度可以很高、功耗可以很小，但由于pcb板中ic芯片之間的連線延時、pcb板可靠性以及重量等因素的限制，整機系統的性能受到了很大的限制。隨著系統向高速度、低功耗、低電壓和多媒體、網絡化、移動化的發展，系統對電路的要求越來越高，傳統集成電路設計技術已無法滿足性能日益提高的整機系統的要求。同時，由于ic設計與工藝技術水平提高，集成電路規模越來越大，復雜程度越來越高，已經可以將整個系統集成為一個芯片。目前已經可以在一個芯片上集成108－109個晶體管，而且隨著微電子制造技術的發展，21世紀的微電子技術將從目前的3g時代逐步發展到3t時代（即存儲容量由g位發展到t位、集成電路器件的速度由ghz發展到燈thz、數據傳輸速率由gbps發展到tbps，注：1g=109、1t=1012、bps：每秒傳輸數據位數）。
正是在需求牽引和技術推動的雙重作用下，出現了將整個系統集成在一個微電子芯片上的系統芯片（system on a chip，簡稱soc）概念。
系統芯片（soc）與集成電路（ic）的設計思想是不同的，它是微電子設計領域的一場革命，它和集成電路的關系與當時集成電路與分立元器件的關系類似，它對微電子技術的推動作用不亞于自50年代末快速發展起來的集成電路技術。
soc是從整個系統的角度出發，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個（或少數幾個）芯片上完成整個系統的功能，它的設計必須是從系統行為級開始的自頂向下（top－down）的。很多研究表明，與ic組成的系統相比，由于soc設計能夠綜合并全盤考慮整個系統的各種情況，可以在同樣的工藝技術條件下實現更高性能的系統指標。例如若采用soc方法和0．35μm工藝設計系統芯片,在相同的系統復雜度和處理速率下，能夠相當于采用0．18～0.25μm工藝制作的ic所實現的同樣系統的性能；還有，與采用常規ic方法設計的芯片相比,采用soc設計方法完成同樣功能所需要的晶體管數目約可以降低l～2個數量級。
對于系統芯片（soc）的發展，主要有三個關鍵的支持技術。
（1）軟、硬件的協同設計技術。面向不同系統的軟件和硬件的功能劃分理論（functional partition theory），這里不同的系統涉及諸多計算機系統、通訊系統、數據壓縮解壓縮和加密解密系統等等。
（2）ip模塊庫問題。ip模塊有三種,即軟核，主要是功能描述；固核，主要為結構設計；和硬核，基于工藝的物理設計、與工藝相關，并經過工藝驗證過的。其中以硬核使用價值最高。cmos的cpu、dram、sram、e2prom和flash memory以及a／d、d／a等都可以成為硬核。其中尤以基于深亞微米的新器件模型和電路模擬為基礎，在速度與功耗上經過優化并有最大工藝容差的模塊最有價值?，F在,美國硅谷在80年代出現無生產線（fabless)公司的基礎上，90年代后期又出現了一些無芯片（chipless）的公司,專門銷售ip模塊。
（3）模塊界面間的綜合分析技術,這主要包括ip模塊間的膠聯邏輯技術（glue logic technologies）和ip模塊綜合分析及其實現技術等。
微電子技術從ic向soc轉變不僅是一種概念上的突破,同時也是信息技術新發展的里程碑。通過以上三個支持技術的創新,它必將導致又一次以系統芯片為主的信息技術上的革命。目前，soc技術已經嶄露頭角，21世紀將是soc技術真正快速發展的時期。
在新一代系統芯片領域，需要重點突破的創新點主要包括實現系統功能的算法和電路結構兩個方面。在微電子技術的發展歷史上,每一種算法的提出都會引起一場變革，例如維特比算法、小波變換等均對集成電路設計技術的發展起到了非常重要的作用,目前神經網絡、模糊算法等也很有可能取得較大的突破。提出一種新的電路結構可以帶動一系列的應用,但提出一種新的算法則可以帶動一個新的領域,因此算法應是今后系統芯片領域研究的重點學科之一。在電路結構方面,在系統芯片中，由于射頻、存儲器件的加入，其中的電路結構已經不是傳統意義上的cmos結構，因此需要發展更靈巧的新型電路結構。另外，為了實現膠聯邏輯（glue logic）新的邏輯陣列技術有望得到快速的發展,在這一方面也需要做系統深入的研究。
5 微電子與其他學科的結合誕生新的技術增長點
微電子技術的強大生命力在于它可以低成本、大批量地生產出具有高可靠性和高精度的微電子結構模塊。這種技術一旦與其它學科相結合,便會誕生出一系列嶄新的學科和重大的經濟增長點，這方面的典型例子便是mems（微機電系統）技術和dna生物芯片。前者是微電子技術與機械、光學等領域結合而誕生的，后者則是與生物工程技術結合的產物。
微電子機械系統不僅是微電子技術的拓寬和延伸,它將微電子技術和精密機械加工技術相互融合，實現了微電子與機械融為一體的系統。mems將電子系統和外部世界聯系起來，它不僅可以感受運動、光、聲、熱、磁等自然界的外部信號，把這些信號轉換成電子系統可以認識的電信號，而且還可以通過電子系統控制這些信號，發出指令并完成該指令。從廣義上講，mems是指集微型傳感器、微型執行器、信號處理和控制電路、接口電路、通信系統以及電源于一體的微型機電系統。mems技術是一種典型的多學科交叉的前沿性研究領域，它幾乎涉及到自然及工程科學的所有領域，如電子技術、機械技術、光學、物理學、化學、生物醫學、材料科學、能源科學等〖3〗。
mems的發展開辟了一個全新的技術領域和產業。它們不僅可以降低機電系統的成本，而且還可以完成許多大尺寸機電系統所不能完成的任務。正是由于mems器件和系統具有體積小、重量輕、功耗低、成本低、可靠性高、性能優異及功能強大等傳統傳感器無法比擬的優點,因而mems在航空、航天、汽車、生物醫學、環境監控、軍事以及幾乎人們接觸到的所有領域中都有著十分廣闊的應用前景。例如微慣性傳感器及其組成的微型慣性測量組合能應用于制導、衛星控制、汽車自動駕駛、汽車防撞氣囊、汽車防抱死系統（abs）、穩定控制和玩具；微流量系統和微分析儀可用于微推進、傷員救護；信息mems系統將在射頻系統、全光通訊系統和高密度存儲器和顯示等方面發揮重大作用；同時mems系統還可以用于醫療、光譜分析、信息采集等等?，F在已經成功地制造出了尖端直徑為5μm的可以夾起一個紅細胞的微型鑷子，可以在磁場中飛行的象蝴蝶大小的飛機等。
mems技術及其產品的增長速度非常之高，目前正處在技術發展時期，再過若干年將會迎來mems產業化高速發展的時期。2000年，全世界mems的市場達到120到140億美元，而帶來的與之相關的市場達到1000億美元。
目前，mems系統與集成電路發展的初期情況極為相似。集成電路發展初期，其電路在今天看來是很簡單的，應用也非常有限，以軍事需求為主,但它的誘人前景吸引了人們進行大量投資，促進了集成電路飛速發展。集成電路技術的進步,加快了計算機更新換代的速度，對cpu和ram的需求越來越大,反過來又促進了集成電路的發展。集成電路和計算機在發展中相互推動，形成了今天的雙贏局面，帶來了一場信息革命?，F階段的微機電系統專用性很強，單個系統的應用范圍非常有限,還沒有出現類似于cpu和ram這樣量大面廣的產品。隨著微機電系統的進步，最后將有可能形成像微電子技術一樣有廣泛應用前景的新產業，從而對人們的社會生產和生活方式產生重大影響。
當前mems系統能否取得更更大突破，取決于兩方面的因素：第一是在微系統理論與基礎技術方面取得突破性進展，使人們依靠掌握的理論和基礎技術可以高效地設計制造出所需的微系統；第二是找準應用突破口，揚長避短，以特別適合微系統應用的重大領域為目標進行研究,取得突破，從而帶動微系統產業的發展。在mems發展中需要繼續解決的問題主要有：mems建模與設計方法學研究；三維微結構構造原理、方法、仿真及制造；微小尺度力學和熱學研究；mems的表征與計量方法學；納結構與集成技術等。
微電子與生物技術緊密結合誕生的以dna芯片等為代表的生物芯片將是21世紀微電子領域的另一個熱點和新的經濟增長點。它是以生物科學為基礎，利用生物體、生物組織或細胞等的特點和功能，設計構建具有預期性狀的新物種或新品系，并與工程技術相結合進行加工生產，它是生命科學與技術科學相結合的產物。具有附加值高、資源占用少等一系列特點，正日益受到廣泛關注。目前最有代表性的生物芯片是dna芯片。
采用微電子加工技術，可以在指甲蓋大小的硅片上制作出包含有多達萬種dna基因片段的芯片。利用這種芯片可以在極快的時間內檢測或發現遺傳基因的變化等情況，這無疑對遺傳學研究、疾病診斷、疾病治療和預防、轉基因工程等具有極其重要的作用。
dna芯片的基本思想是通過生物反應或施加電場等措施使一些特殊的物質能夠反映出某種基因的特性從而起到檢測基因的目的。目前stanford和affymetrix公司的研究人員已經利用微電子技術在硅片或玻璃片上制作出了dna芯片〖4〗。他們制作的dna芯片是通過在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層dna纖維。不同的dna纖維圖案分別表示不同的dna基因片段，該芯片共包括6000余種dna基因片段。dna（脫氧核糖核酸）是生物學中最重要的一種物質，它包含有大量的生物遺傳信息，dna芯片的作用非常巨大，其應用領域也非常廣泛：它不僅可以用于基因學研究、生物醫學等，而且隨著dna芯片的發展還將形成微電子生物信息系統，這樣該技術將廣泛應用到農業、工業、醫學和環境保護等人類生活的各個方面，那時，生物芯片有可能象今天的ic芯片一樣無處不在。
目前的生物芯片主要是指通過平面微細加工技術及超分子自組裝技術，在固體芯片表面構建的微分析單元和系統，以實現對化合物、蛋白質、核酸、細胞以及其它生物組分的準確、快速、大信息量的篩選或檢測。生物芯片的主要研究包括采用生物芯片的具體實現技術、基于生物芯片的生物信息學以及高密度生物芯片的設計、檢測方法學等等。
6 結 語
在微電子學發展歷程的前50年中，創新和基礎研究曾起到非常關鍵的決定性作用。而隨著器件特征尺寸的縮小、納米電子學的出現、新一代soc的發展、mems和dna芯片的崛起，又提出了一系列新的課題，客觀需求正在“召喚”創新成果的誕生。
回顧20世紀后50年，展望21世紀前50年，即百年的微電子科學技術發展歷程，使我們深切地感受到，世紀之交的微電子技術對我們既是一個重大的機遇，也是一個嚴峻的挑戰，如果我們能夠抓住這個機遇，立足創新，去勇敢地迎接這個挑戰，則有可能使我國微電子技術實現騰飛，在新一代微電子技術中擁有自己的知識產權，促進我國微電子 產業的發展，為迎接21世紀中葉將要到來的偉大的民族復興奠定技術基礎，以重鑄中華民族的輝煌！
參考文獻
[1]s.m.sze:lecture note at peking university,four decades of developments in microelectronics:achievements and challenges.
[2]bob schaller.the origin,nature and lmplication of“moore’s law”,http///research/barc/gray/moore.law.html.1996.
[3]張興、郝一龍、李志宏、王陽元?？缡兰o的新技術－微電子機械系統。電子科技導報，1999，4：2
[4]nicholas wade where computers and biology meet:making a dna chip.new york times,april 8,1997
論文摘要：從數字系統設計的性質出發，結合目前迅速發展的芯片系統，比較、研究各種硬件描述語言；詳細闡述各種語言的發展歷史、體系結構和設計方法；探討未來硬件描述語言的發展趨勢，同時針對國內EDA基礎薄弱的現狀，在硬件描述語言方面作了一些有益的思考。
現在，隨著系統級FPGA以及系統芯片的出現。軟硬件協調設計和系統設計變得越來越重要。傳統意義上的硬件設計越來越傾向于與系統設計和軟件設計結合。硬件描述語言為適應新的情況，迅速發展，出現了很多新的硬件描述語言，像Superlog、SystemC、cynlib c++等等。究交選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的芯片設計技術打好基礎。
1、目前HDL發展狀況
目前，硬件描述語言可謂是百花齊放，有VHDL、Superlog、Verilog、SystemC、Cynlib C++、C Level等等。雖然各種語言各有所長，但業界對到底使用哪一種語言進行設計，卻莫衷一是，難有定論。
而比較一致的意見是，HDL和C/C++語言在設計流程中實現級和系統級都具有各自的用武之地。問題出現在系統級和實現級相連接的地方：什么時候將使用中的一種語言停下來，而開始使用另外一種語言?或者干脆就直接使用一種語言?現在看來得出結論仍為時過早。
在2001年舉行的國際HDL會議上，與會者就使用何種設計語言展開了生動、激烈的辯論。各方人士各持己見：為Verilog辯護者認為，開發一種新的設計語言是一種浪費；為SystemC辯護者認為，系統級芯片SoC快速增長的復雜性需要新的設計方法；C語言的贊揚者認為，Verilog是硬件設計的匯編語言，而編程的標準很快就會是高級語言，Cynlib c++是最佳的選擇，它速度快、代碼精簡；Supedog的捍衛者認為，Superlog是Verilog的擴展，可以在整個設計流程中僅提供一種語言和一個仿真器，與現有的方法兼容，是一種進化，而不是一場革命。
當然，以上所有的討論都沒有提及模擬設計。如果想設計帶有模擬電路的芯片，硬件描述語言必須有模擬擴展部分，像Verilog HDL－A，既要求能夠描述門級開關級，又要求具有描述物理特性的能力。
2、幾種代表性的HDL語言
2．1 VHDL
早在1980年，因為美國軍事工業需要描述電子系統的方法，美國國防部開始進行VHDL的開發。1987年。由IEEE(In，stitute of Electrical and Electro－nics Engineers)將VHDL制定為標準。參考手冊為IEEE VHDL語言參考手冊標準草案1076/8版，于1987年批準，稱為IEEE 1076－1987。應當注意，起初VHDL只是作為系統規范的一個標滯，而不足為設計而制定的。第二個版本是在1993年制定的，稱為VHDL－93，增加了一些新的命令和屬性。
雖然有“VHDL是一個4億美元的錯誤”這樣的說法。但VHDL畢竟是1995年以前唯一制訂為標準的硬件描述語言，這是它不爭的事實和優勢；但同時它確實比較麻煩，而且其綜合庫至今也沒有標準化，不具有晶體管開關級的描述能力和模擬設計的描述能力。目前的看法是，對于特大型的系統級數字電路設計，VHDL是較為合適的。
實質上，在底層的VHDL設計環境是由Verilog HDL描述的器件庫支持的，因此，它們之間的互操作性十分重要。目前，Verilog和VDHL的兩個國際組織OVI、Ⅵ正在籌劃這一工作，準備成立專門的工作組來協調VHDL和Verilog HDL語言的互操作性。OVI也支持不需要翻譯，由VHDL到Verilog的自由表達。
2．2 Verilog HDL
Venlog HDL是在1983年，由GDA(GateWay Design Au－tomation)公司的Phil Moorby首創的。Phil Moorby后來成為Verilog－XL的主要設計者和Cadence公司的第一合伙人。在1984“1985年，Phil Moorby設計出了第一個名為Venlog－XL的仿真器；1986年，他對Verilog HDL的發展義作出了另一個巨大的貢獻：提出了用于快速門級仿真的XL算法。
隨著Verilog－XL算法的成功，Verilog HDL語言得到迅速發展。1989年，Cadence公司收購了GDA公司，Verilog HDL語言成為Cadence公司的私有財產。1990年，Cadence公司決定公開Verilog HDL語言，于是成立了OVI(Open Verilog InternaUonal)組織，負責促進Verilog HDL語言的發展。基于Verilog HDL的優越性，IEEE于1995年制定了Verilog HDL的IEEE標準，即Verilog HDL 1364－1995；2001年了Verilog HDL 1364－2001標準。在這個標準中，加入了Verilog HDL－A標準，使Verilog有了模擬設計描述的能力。
2．3 Superlog
開發一種新的硬件設計語言，總是有些冒險，而且未必能夠利用原來對硬件開發的經驗。能不能在原有硬件描述語言的基礎上，結合高級語言c、c++甚至Java等語言的特點，進行擴展，達到一種新的系統級設計語言標準呢?
Superlog就是在這樣的背景下研制開發的系統級硬件描述語言。Verilog語言的首創者Phil Moorby和Peter Flake等硬什描述語言專家，在一家叫Co－Design Automation的EDA公司進行合作，開始對Verilog進行擴展研究。1999年，Co－Design公司了SUPERLOGTM系統設計語言，同時了兩個開發工具：SYSTEMSIMTM和SYSTEMEXTM。一個用于系統級開發，一個用于高級驗證。2001年，Co－Design公司向電子產業標準化組織Accellera了SUPERLOG擴展綜合子集ESS，這樣它就可以在今天Verilog語言的RTL級綜合子集的基礎上，提供更多級別的硬件綜合抽象級，為各種系統級的EDA軟件工具所利用，
至今為止。已超過15家芯片設計公司用Superlog來進行芯片設計和硬件開發。Superlog是一種具有良好前景的系統級硬件描述語言。但是不久前，由于整個IT產業的滑坡，EDA公司進行大的整合，Co－Design公司被Synopsys公司兼并，形勢又變得撲朔迷離。
2．4 SystemC
隨著半導體技術的迅猛發展，SoC已經成為當今集成電路設計的發展方向。在系統芯片的各個設計中，像系統定義、軟硬件劃分、設計實現等，集成電路設計界一直在考慮如何滿足SoC的設計要求，一直在尋找一種能同時實現較高層次的軟件和硬件描述的系統級設計語言。
systemC正是在這種情況下，由Synopsys公司和CoWare公司積極響應目前各方對系統級設計語言的需求而合作開發的。1999年9月27日，40多家世界著名的EDA公司、lP公司、半導體公司和嵌入式軟件公司宣布成立“開放式SystemC聯盟”。著名公司Cadence也于2001年加入了systemC聯盟。SystemC從1999年9月聯盟建立初期的0.9版本開始更新，從1.0版到1.1版，一直到2001年10月推出了最新的2，0版。
3、各種HDL語言的體系結構和設計方法
3．1 SystemC
實際使用中，systemc由一組描述類庫和一個包含仿真核的庫組成。在用戶的描述程序中，必須包括相應的類庫，可以通過通常的ANSI c++編譯器編譯該程序。SystemC提供了軟件、硬件和系統模塊。用戶可以在不同的層次上自由選擇。建立自己的系統模型，進行仿真、優化、驗證、綜合等等。
3．2 Supeflog
Superlog集合了Verilog的簡潔、c語言的強大、功能驗證和系統級結構設計等特征，是一種高速的硬件描述語言。
①Verilog 95和Verilog 2K。Superlog是Verilog HDL的超集，支持最新的Verilog 2K的硬件模型。
②c和c++語言。Superlog提供c語言的結構、類型、指針，同時具有C++面對對象的特性。
③Superlog擴展綜合子集ESS。ESS提供一種新的硬件描述的綜合抽象級。
④強大的驗證功能。自動測試基準，如隨機數據產生、功能覆蓋、各種專有檢查等。
Superlog的系統級硬件開發工具主要有Co－Design Au－mmation公司的SYSTEMSIMTM和SYSTEMEXTM，同時可以結合具它的EDA工具進行開發。
3．3 Verilog和VHDL
這兩種語言是傳統硬件描述語言，有很多的書籍和資料叫以查閱參考，這里不多介紹。
4、目前可取可行的策略和方式
按傳統方法，我們將硬件抽象級的模型類型分為以下五種：
(1)系統級(system)－用語言提供的高級結構實現算法運行的模型：
(2)算法級(aIgorithm)－用語言提供的高級結構實現算法運行的模型：
(3)RTL級(Register Transfer Level)－描述數據在寄存器之間流動和如何處理、控制這些數據流動的模型。
(4)門級(gate－level)－描述邏輯門以及邏輯門之間的連接模型。
(5)開關級(swish－level)－描述器件中三極管和存儲節點以及它們之間連接的模型。
根據目前芯片設計的發展趨勢。驗證級和綜合抽象級也有可能成為一種標準級別。因為它們適合于IP核復用和系統級仿真綜合優化的需要，而軟件(嵌入式、固件式)也越來越成為一個和系統密切相關的抽象級別。
目前，對于一個系統芯片設計項目，可以采用的方案包括以下幾種：
①最傳統的辦法是，在系統級采用VHDL，在軟件級采用c語言，在實現級采用Verilog。目前，VHDL與Verilog的互操作性已經逐步走向標準化，但軟件與硬件的協凋設計還是一個很具挑戰性的工作。因為軟件越來越成為SOC設計的關鍵。該力案的特點是：風險小，集成難度大，與原有方法完全兼容，有現成的開發工具：但工具集成由開發者自行負責完成。
②系統級及軟件級采用Superlog，硬件級和實現級均采用Verilog HDL描述，這樣和原有的硬件設計可以兼容。只要重新采購兩個Superlog開發工具SYSTEMSIMTM和SYSTEMEXTM即可。該方案特點是風險較小，易于集成，與原硬件設計兼容性好。有集成開發環境。
③系統級和軟件級采用SystemC，硬件級采用SystemC與常規的Verilog HDL互相轉換，與原來的軟件編譯環境完全兼容。開發者只需要一組描述類庫和一個包含仿真核的庫，就可以在通常的ANSI c++編譯器環境下開發；但硬件描述與原有方法完全不兼容。該方案特點是風險較大，與原軟件開發兼容性好，硬件開發有風險。
5、未來發展和技術方向
微電子設計工業的設計線寬已經從0.251um向0.18um變遷，而且正在向0.13um和90nm的目標努力邁進。到0.13um這個目標后，90％的信號延遲將由線路互連所產生：為了設計工作頻率近2GHz的高性能電路，就必須解決感應、電遷移和襯底噪聲問題(同時還有設計復雜度問題)。
未來幾年的設計中所面臨的挑戰有哪些?標準組織怎樣去面對?當設計線寬降到0.13um，甚至更小尉，將會出現四個主要的趨勢：設計再利用；設計驗證(包括硬件和軟什)；互連問題將決定剝時間、電源及噪聲要求；系統級芯片設計要求。
滿足來來設計者需要的設計環境將是多家供應商提供解決方案的模式，因為涉及的問題面太廣且太復雜，沒有哪個公司或實體可以獨立解決。實際上，人們完全有理由認為，對下一代設計問題解決方案的貢獻，基礎研究活動與獨立產業的作用將同等重要。
以后EDA界將在以下三個方面開展工作。
①互用性標準。所有解決方案的基礎，是設計工具開發過程的組件一互用性標準。我們知道。EDA工業采用的是工業上所需要的標準。而不管標準是誰制定的。但是，當今市場的迅速發展正在將優勢轉向那些提供標準時能做到快速適應和技術領先的組織。處于領先的公司正在有目的地向這方面投資，那些沒有參加開發這些標準的公司則必須獨自承擔風險。
關鍵詞: RSA;模乘運算;模冪運算;可重構設計
中圖分類號:TP339 文獻標識碼:A
Reconfigurable Design and Implementation of RSA Algorithm
WU Bin-shan,WANG Yun-feng,LIU Zhi-chao,LIU Tian-xiang
(Department of Electronic Engineering,Xiamen University,Xiamen 361005,China)
Abstract: In this paper, the implementation and reconfigurable feature of RSA cryptographic algorithm are analyzed. On the basis of the Reconfigurable design of the Modular Multiplication and Modular Exponentiation, we propose the reconfigurable RSA hardware architecture, which is able to fit 256bit, 512bit, 1024bit, 2048bit four applications of different key length. The RSA reconfigurable design and testing were carried out to achieve results, which show that in the worst case, 2048bit RSA get the data throughput achieved 46 kb/s when work in the 200MHz clock. It is able to meet the high-performance information security systems RSA encryption algorithm on the speed requirement.
Keywords: RSA; Modular Multiplication; Modular Exponentiation; Reconfigurable Design
1引言
隨著計算機網絡的普及與發展,信息安全問題顯得格外重要。以RSA密碼算法[1]為代表的公鑰密碼體制[2]在保證數據的機密性、完整性以及簽名和認可等方面的突出優點己經使其成為當今網絡安全中最重要的解決方法,相應的密碼芯片在網絡中得到了廣泛的應用。
目前,大多數密碼芯片是實現一種固定密碼算法的專用芯片,不能滿足用戶們的不同層次的安全性能和預留密碼算法升級空間的要求。因此,近年來國內外許多機構和個人都致力于可重構密碼芯片設計的研究[3~6]?？芍貥嬅艽a芯片是采用可重構體系結構設計而成的用于對數據進行加/解密處理的集成電路芯片。其內部邏輯電路可以根據不同密碼算法的需求重新組織,構成不同的電路結構,實現不同的功能,從而能夠靈活、快速地實現多種不同密碼算法[3]。
本文在設計RSA算法實現時,綜合考慮密鑰長度、安全性、性能、面積等因素,在對模冪和模乘運算模塊進行了可重構設計的基礎上,提出了一種可重構RSA算法結構,在增加很少邏輯單元的情況下,使其能夠適配256bit,512bit,1024bit和2048bit四種密鑰長度的RSA算法應用,滿足不同層次安全性的信息系統的需要。FPGA的原型實現和驗證結果表明,該設計能夠滿足高性能信息安全系統對于公鑰密碼加密速度的要求,可以作為可重用IP,用于信息安全SoC設計。
2RSA算法
RSA密碼算法的明文空間M與密文空間C相等,為Zn(表示mod n所組成的整數空間,取值范圍為0~n-1)。
RSA算法描述如下[1]:
(1)選擇兩個互異的大素數p和q(保密),計算n=p?q(公開),φ(n)=(p-1)?(q-1)(保密),選擇一個隨機數e(0
(2)已知:明文M
計算密文:C=Me mod n
(3)已知:密文C和私鑰KR={d,n}。
計算明文:M=Cd mod n
3RSA算法實現與可重構分析
大數模冪運算是RSA公鑰密碼算法的核心運算,實現時可以利用模運算的基本性質:[(a mod N)×(b mod N)mod N]=(a×b)mod N, 把模冪運算的中間結果對n取模,從而限制了中間結果的大小,實現更加容易。
3.1 模冪運算算法
本文模冪采用是左到右二進制位掃描算法。首先應該把指數e或者d表示成如下二進制形式:
e=[e■,e■,...e■]■=■e■2■=e■+e■2+...+e■2■
然后從e或者d的最高位掃描到最低位。
輸入:m,e,N
輸出:c =me mod N
{ c =1;
for i =n-1 to 0 do
{ c =(c?c)mod N;
If (ei =1)c =(m?c)mod N ;
}
return C;
}
由于算法同一次循環運算中的兩次模乘運算數據相關,所以必須順序處理,不能并行運算;但硬件實現時只需一個模乘運算單元,實現面積小。
3.2模乘運算算法
模乘模塊是左到右二進制位掃描模冪算法的主要運算單元,本文選擇基于2的Montgomery算法[7-8]實現模乘運算。
基于2的Montgomery算法如下:
記S=Monprod(A,B,N)。其中:A=Σ■■ A■?2i,B=Σ■■ B■?2i,N=Σ■■ N■?2i,Ai ,Bi ,Ni∈{1,0},AK+1,AK+2=0
輸入:A,B,N
輸出:S=Monprod(A,B,N)=(A?B?2-(K+2))mod N
{S =0 ;
for j =0 to K+2 do
{ if (S0=1) then S =S +N;
S =(S /2)+Aj ?B;
}
return S;
}
該算法主要由2個大數的加法組成。為了保證計算結果S小于N,該算法的循環要執行K+3次[9],因此輸出的結果是(A?B?2-(K+2))mod N。
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
3.3 由Montgomery算法構造的從左到右二進制掃描位掃描法
由于Montgomery算法的結果并不是(A×B)modN,而是(A?B?2-(K+3))mod N。所以必須對從左到右二進制位掃描法進行修改,首先,必須先進行一次預處理步驟,分別計算C =Monprod(1,R,N)和M2=Monprod(M,R,N),其中R為與N相關的常數,R =22(n +3)mod N。其次,算法結束后再進行一次后處理步驟,計算C =Monprod(1,C,N),這樣就可以消除模乘運算結果中多余的參數。具體算法如下:
輸入:M,e,N,R
輸出:C =Me mod N
{
M 2=Monprod(M,R,N)
C =Monprod(1,R,N)
for i=n-1to 0 do
{
C =Monprod(C,C,N);
If (ei=1) C =Monprod(C,M 2,N) ;
}
C =Monprod(1,C,N)
return C;
}
3.4 可重構性分析
可重構設計以軟件編程的方式快速靈活的實現不同硬件電路,克服了軟件和硬件實現各自的不足,可以比軟件實現有著更好的性能,同時比硬件實現更具有靈活性?？芍貥嬆K包含許多可由外部編程控制的計算單元,這些單元由一些可配置連線資源連接著,可以通過對連線資源的改變來形成需要的不同電路。
通過對模冪和模乘運算算法分析可知,不同密鑰長度的RSA算法的主要部件大數加法運算模塊是可重用部件,而差別主要是在模冪運算的循環次數n、ei的起始位ex和模乘算法的循環次數(K+3)。因此可以以大數加法運算模塊為重構元素進行可重構設計,設置n、K+3和ex為可控節點,通過輸入信號對可控節點進行可編程控制。例如:當密鑰長度為1024的時候,選擇n為1024、 ex為e[1023]、K+3為1027; 而當密鑰長度為2048的時候,選擇n為2048、ex為e[2047]、K+3為2051。
4RSA算法可重構設計
基于模冪、模乘模塊的可重構性,本文提出了一種可以根據密鑰長度的不同進行可重構的RSA算法實現結構,結構框圖如圖1所示,分為模乘模塊(包括模乘控制器和模乘運算單元)、模冪模塊、存儲模塊三個部分。
圖1中各個信號的定義如表1所示。
4.1 模乘模塊
模乘模塊包括模乘運算單元和模乘控制單元。實現模乘的主要運算是大數的加法。可重構RSA算法的最長密鑰長度是2048bit,所以模乘運算模塊為2048位。由于2048位的加法是循環進行的,使用進位保留加法器CSA(carry saved adder)是很好的解決方案[10]。CSA將加法結果的和數和進位分別用S和C表示,即進位用C保留下來,作為下一次加法的進位輸入。一個一位全加器中,輸入 A、B是被加數,輸入C是上次加法保留的進位。一個k位的CSA是由k個1位全加器并行組成的,如圖2所示。
第i位的結果Si和Ci +1同輸入之間的關系為:
Si =Ai ?茌Bi ?茌Ci ;
Ci+1=Ai Bi +Ai Ci +Bi Ci 。
CSA加法器的特點是不會隨著位數的增加而產生冗長的進位鏈,這樣既能提高速度,又簡化了硬件結構。
由CSA構造的模乘運算單元如圖3所示。用兩個CSA加法器來實現模乘運算中的兩次加法。
在模乘算法循環結束后需要將兩個2048bit的數相加得到結果。使用一個32位的CPA(carry propagation adder)將2048bit位的加法分成64個時鐘周期完成,CPA的運算結果就是模乘運算的最終結果。CPA加法器的結構如圖4所示。
模乘控制單元主要由計數器來實現,不同密鑰長度的RSA算法的模乘循環次數不一樣,完成一次循環需要一個運算周期,所以計數器的初始載入值也不一樣?？芍貥婻SA算法實現由外部輸入信號keysize對初始載入值的選擇進行控制。初始載入值為密鑰長度加上67(3次增加的循環次數和64個CPA加法周期)。例如,當keysize為“00”時,初始載入值為323;當keysize為“01”時,初始載入值為579。每完成一次循環,計數器減一。當計數器為零的時候,表示模乘運算完成。
4.2 模冪模塊
模冪模塊主要功能是控制模乘模塊的循環運算。對模冪模塊的可重構設計主要包括對模乘運算循環次數和密鑰的控制。由Montgomery構造的從左到右二進制掃描位掃描法硬件結構圖如圖5所示。
每個輸入都有經過相應位數的寄存器。第一次模乘運算(預運算M 2=Monprod(M ,R ,N))結束后,結果存在M-reg中,以備下次使用。第二次模乘運算(預運算 C =Monprod(1 ,R ,N)))結束后,結果存在rrmodn-reg中。接下來每次循環模乘運算的結果都存入rrmodn-reg中。后處理結束后,rrmodn-reg中就是模冪運算的結果。
e_reg用來存儲密鑰。當load有效時,將外部密鑰載入e_reg中。當shift_en有效時,e_reg開始由低位向高位進行位移。具體結構圖如圖6所示。
e_reg的輸出有4位,分別為e_reg的第256、512、1024、2048位,這四位輸入一個四選一選擇器,由key_seze來選擇哪位做為輸出。
模冪運算控制模塊主要是由計數器來實現。不同密鑰長度的RSA算法的模冪循環次數不一樣,所以計數器的初始載入值也不一樣。初始值為密鑰長度加上3(2次預處理和1次后處理模乘運算)。每執行完一次模乘運算,計數器就減一,e_reg也進行一次移位,當計數器的值為零時,就表示所有模乘運算都完成,rrmodn-reg中就是模冪運算的結果了。
對于n位的輸入,這種設計要對輸入密鑰進行n次掃描,每次掃描需要做一次或者兩次模乘,同時,在掃描之前要進行預處理,需要做兩次模乘,掃描之后要進行后處理,需要做一次模乘,每做一次模乘需要n+3+64個時鐘周期。所以,在最壞情況下,加密需要(2n+3)*(n+3+64)個時鐘周期,當n為2048時,需要8.67M個時鐘周期。
5性能分析
兩種設計方法可以實現采用固定密鑰長度的RSA算法結構所設計的電路同時適配256bit、512bit、1024bit、2048bit四種不同密鑰長度的應用。第一種方法是電路包含256bit、512bit、1024bit、2048bit四種不同密鑰長度的固定密鑰長度RSA密碼算法結構;第二種方法是采用2048bit的固定密鑰長度RSA算法結構。前一種方法浪費資源,后一種方法處理數據速度慢。
論文采用FPGA對可重構RSA算法結構進行了原型實現與驗證,與采用類似結構實現的固定密鑰RSA算法所占資源、最高時鐘頻率如表2所示。
采用第一種設計方法所占資源為四種固定密鑰長度RSA結構之和,即邏輯單元為43308,存儲單元為48348;而可重構RSA使用了22897個邏輯單元和24807比特存儲單元,節約了47%的邏輯單元和48%的存儲單元。
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
采用可重構RSA與采用第二種設計方法(即使用2048bit固定密鑰長度)分別應用于256bit、512bit、1024bit、2048bit密鑰長度系統時的數據吞吐量如表3所示,當應用于256bit、512bit、1024bit密鑰長度應用時,采用可重構RSA結構性能更優。
6小結
本文提出并實現了一種使用較少硬件資源的能夠適配256bit,512bit,1024bit和2048bit四種密鑰長度的可重構RSA算法結構,適配不同密鑰長度RSA算法應用,能夠更好的滿足不同層次安全性的信息系統的需要。
參考文獻
[1] Rivest R , Shamir A , Adleman L. A method for obtaining digital signature and public-key crypto- systems [J].Communications of the ACM, 1978, 21(2):120-126.
[2] Diffie W, Hellman M E. New directions in crypto- graph [J]. IEEE Transactions on Information Theory , 1976 , 6 (22) :644-654.
[3] 曲英杰. 可重構密碼協處理器的組成與結構.[J] 計算機工程與應用, 2003;23:32-34
[4] R Reed Taylor. A high-performance flexible architecture for cryptography [A]. Seth Copen Goldstein Proceeding of the Workshop on Cryptographic Hardware and Embedded Systems [C]. London: Springer-Verlag Press, 1999. 231 - 245.
[5] Rainer Bcuchy. A programmable crypto processor architecture for high-bandwidth applications [D]. Germany: Technische University Mü nchen, 2002.
[6] T W Arnold, L P Van Doorn. The IBM PC IXCC: A new cryptographic coprocessor for the IBM Server [J]. I BM Journal of Research and Development, 2004, 48 (3) : 475 -487.
[7] A.Mazzeo, L.Romano, G. P. Saggese FPGA-based Implementation of a serial RSA processor. [C]. Design,Automation and Test in Europe Conference and Exhibition,2003 : 582-587.
[8] Montgomery P L. Modular multiplication without trial division [J].Mathematics of computation, 1985, 44(170): 519- 521
[9] 王超,沈海斌,孟慶.RSA密碼算法的硬件實現.[J] 計算機工程與應用,2004.14:127~128,147
[10] T-W Kwon , et al . Two implementation methods of a 1024 bit RSA cryptoprocesor based on modified Montgomery algorithm[A] . Proceed-ings of the 2001 IEEE International Symposium on Circuits and Systems (ISCAS 2001) [C].New York: IEEE press,2001,4 :650-653.
作者簡介
伍彬山,廈門大學電子工程系在讀碩士研究生,研究方向:集成電路設計與應用;
王云峰,講師,廈門大學電子工程系碩士研究生導師;
劉智超,廈門大學電子工程系在讀碩士研究生,研究方向:集成電路設計與應用;
摘 要：在研究可供計算機與電子類專業學生隨身攜帶的系列便攜式實驗教學設備的基礎上，探討一種新型的自主實驗教學模式。介紹研發該系列設備的基本設想、便攜式EDA實驗板的設計以及該模式的理念與內容，在有限的資源下為學生提供充足的實驗條件，營造良好的學習與課外科技創新氛圍，并有效緩解實驗場地、設備等資源不足的矛盾。
關鍵詞：自主實驗教學模式；計算機與電子類專業便攜式實驗設備；案例開發；考核評價體系
作者簡介：徐成，男，博導，教授，研究方向為嵌入式系統。
1 研究背景
作為計算機與電子類專業教學體系的重要組成部分，實驗教學在整個教學過程中是至關重要、不可缺少的環節[1]，學生綜合素質的提高及創新能力的培養更離不開實驗教學[2]。近年來，國內外各高校高度重視實驗教學，不斷增加資金與師資力量的投入，推行實驗教學改革，以提高教學質量。國外高校的計算機與電子類專業已實行“開放式”實驗教學：實驗室的場地、時間及設備全面開放，提供充分的條件，培養學生的個性與素質。而國內各高校的計算機與電子類專業近年也在不同程度上進行了實驗教學改革，“開放性”、“設計性”、“綜合性”等概念被引入，減少驗證性實驗，增加設計綜合性實驗的改革方式已被大家所公認。
當今計算機與電子技術的進步在給各行各業帶來方便的同時也促進了實踐教學的改革，其中集成電路的飛速發展使得實驗設備的便攜化與普及化成為可能且形成趨勢。而傳統的計算機實驗教學已不能滿足時代的要求，如何進行改革，加強學生的動手能力，成為教師共同探討的話題[3]。基于上述原因，我們從實驗教學設備的研制到實驗案例開發，以及教材編寫直至實驗教學模式進行了全面改革，研究并探索出一種適合計算機與電子類專業的自主實驗教學模式。
2 自主實驗教學模式理念
自主實驗教學模式，是指緊跟新技術自制系列便攜式實驗設備，并配備給學生人手一臺，在此基礎上學生可“自主”安排實驗的內容、時間、空間，教師則集中管理、答疑和考核。
該模式通過研制供計算機與電子類專業學生可隨身攜帶的系列便攜式實驗教學設備，實現實驗設備的低成本、便攜化和普及化，滿足學生人手一臺，將該專業學生系列硬件實驗的傳統實驗環節延伸到學生宿舍等實驗室之外的普通場所，改觀了資源短缺的矛盾，為學生提供充足的實驗條件，并使各層次學生在課余時間不受地點限制，充分利用實驗設備，自主思考，主動參與，營造好的學習與課外科技創新氛圍，以獲取較好的實驗教學效果。該模式以案例開發為驅動，精編涵蓋認知型、設計型和綜合型實驗的指導教材，并以學生為主體，鼓勵學生在實驗內容上進行自主創新，而不局限于實驗教材。該模式以教師為主導，集中管理，建立合理的評價體系，避免傳統實驗中過分關注實驗報告和出勤率而造成學生不注重實驗過程的單一考核方式，注重實驗過程中學生的自主性、知識運用能力與探索思考能力，并從知識、能力和素質三方面對學生進行全面考核評價。
自主實驗教學模式堅持的是以教師為主導，學生為主體，利用可供計算機與電子類專業學生可隨身隨帶的系列便攜式實驗教學設備，讓學生在時間、空間、內容等方面進行自主性實驗與學習的教學理念。
3 自主實驗教學模式研究內容
自主實驗教學模式研究的內容包括研制可供計算機與電子類專業學生隨身攜帶的系列便攜式實驗教學設備、設定硬件類課程體系、開發案例、編寫實驗教材、組織管理實驗教學活動以及建立科學合理的考核評價體系。
3.1 自制便攜式實驗設備
目前，計算機與電子類專業實驗教學存在一些問題與不足，內容如下。
1) 實驗設備成本高，限于資金問題，只能滿足多個學生共用一實驗平臺，并且只能在指定時間到指定實驗室進行實驗，無法實現開放與自主實驗教學。
2) 現有同類教學設備沒能很好針對我們計算機專業特定課程的教學需求而設計，系統復雜、冗余功能較多，使入門學生產生畏懼，對硬件學習缺乏信心。
3) 實驗平臺所用技術相對落后，需要多種附加配件，缺乏便攜性，使學生實驗的時間、地點和相關環境受到了限制。
基于以上問題，開發設計系列硬件類便攜式實驗設備，是加快教學改革步伐的關鍵。在自主實驗教學模式的理念下，通過研究相關新技術，我們完成了研制便攜式實驗設備的方案設計與論證，并對其具體實施及完善。預計自制的系列硬件類實驗設備有便攜式EDA實驗平臺、便攜式單片機開發板、便攜式ARM開發板等，使主要硬件實驗設備實現便攜化和普及化，為自主實驗教學提供硬件環境，推進自主實驗教學模式的研究與探索。
目前，我們已研制出便攜式EDA實驗平臺并投入實驗教學。該平臺可用于數字電路與邏輯設計實驗、計算機組成原理實驗、數字集成電路設計基礎實驗、USB串并通信實驗、基于IP核的數字系統設計、CPU設計等實驗課程。其資源布局和實物圖分別如圖1和圖2所示。該平臺集成當前新技術，其下載、通信與供電僅需一條UBS線，保持與時俱進的科技活力，方便筆記本電腦用戶隨時隨地使用；平臺小巧輕便，面積比2張銀行卡還要小(約為12×8cm2)，便于隨身攜帶；平臺操作簡單、實用，成本低，可滿足學生人手一臺的需求，打破了傳統EDA實驗箱體積大，成本高，需購買配套電源線、下載線及通信轉接卡，無法滿足學生人手一臺的格局，為學生學習數字邏輯、計算機組成原理、集成電路設計等系列硬件類課程提供了充分的實驗條件，為實驗教學改革增添了新的篇章。
圖1 便攜式EDA實驗平臺資源布局圖 圖2 便攜式EDA實驗平臺實物圖
3.2 計算機與電子類專業自主教學模式下的硬件類課程體系設置
目前，國內不同高校計算機與電子類專業硬件實驗教學體系及內容各不相同。有的將實驗貫穿于理論課程中；有的為主干課程的實驗內容單列實驗課；還有的是將基礎實驗與理論課程同步開設，另增設側重于設計型、綜合型、研究與探索型實驗內容的綜合與創新實驗課程[4]。隨著教學改革的推進，以“加強基礎訓練、注重能力培養、強調素質提高、突出創新意識”為基準和原則[5]，從滿足社會的需要，培養具備足夠動手實踐能力的學生出發，我們結合研制的系列硬件類便攜式實驗平臺的技術特點，綜合考慮該專業硬件類課程間的銜接等問題，重新構建了“理論教學的‘精講多練’(基礎)實驗教學的‘做中學’(提高)創新工程設計訓練(綜合運用)”這種適合計算機與電子類專業硬件類課程教學的三級實驗體系。
理論教學設置了相應的“課程實驗”，學生利用仿真軟件以及人手一臺的針對不同硬件課程的自制便攜式實驗平臺，學習基本專業軟件的應用，搭建基本概念模型，達到理解基本概念，促進理論學習的目的。實驗課程則在實驗教師的指導下，進一步強化訓練，系統學習實驗技能與技巧，培養學生的綜合實驗技能。其中“做中學”是指學生充分利用人手一臺的便攜實驗平臺，在實踐中摸索學習，進而啟發創造思維的過程。工程設計訓練是利用最新的平臺和工具進行實際工程設計訓練，注重專業知識的融合，誘導并培養學生的創新意識。
要實現自主實驗教學模式這一目標，不僅要實現教育理念的轉變，還要將最新的計算機知識帶到課程體系中[6]。該專業的硬件類實驗內容涉及數字邏輯、計算機組成原理、集成電路設計、單片機、接口技術、嵌入式系統應用等，不同課程配備不同種類的便攜式實驗平臺。其中數字邏輯、計算機組成原理是該專業必修的硬件基礎核心課程，設置了相應的課程實驗、實驗課程以及工程訓練，其他硬件類課程則設置相應的課程實驗，所有課程學完后有一綜合設計訓練，可綜合運用所有硬件知識。
以上體系設置與內容安排使硬件類課程教學具有鮮明的層次性，實現了基礎、提高與創新的教學目標，使實踐教學遞進化推進，培養的學生能滿足社會需求。
3.3 針對自制便攜式設備的案例開發
開發高品質的實驗案例是實驗教學有效開展的基礎，一個設計型、綜合型和研究型實驗案例的開發具備兩個要素：可操作性和創新性?；诖?，我們在自制便攜式實驗平臺的基礎上，結合專業課程的特點，從設計性、綜合性實驗出發，組織學生參與開發適用于計算機與電子類專業實驗教學的案例，激發學生的自主創新能力，引導學生迅速入門并順利開展實驗教學活動。
目前，我們已組織了部分具有創新精神的學生，對正處于試驗階段的便攜式EDA實驗平臺進行案例開發。同時引入案例開發的其他有效途徑，如將優秀畢業設計、優秀大學生創新訓練項目、學科競賽作品轉化為案例，鼓勵優秀學生自選題目，并將其轉化為教學案例等。在我院2008-200年上學期的嵌入式系統應用課程中，學生所獲全國嵌入式系統競賽一等獎的作品“互動視窗”、學生的自選課題塔吊遙控器等，作為案例被引入課程教學中，有利于激發學生的學習自主性。
3.4 自主實驗教學活動的組織開展
自主實驗教學活動的內容包括實驗教材的編寫、實驗過程、實驗答疑及實驗考核，并可延伸至創新訓練項目與學科競賽等活動。教師組織學生以所開發的實驗案例為題材，編寫涵蓋認知型、設計型和綜合型實驗的適合計算機與電子類專業的硬件實驗教材，以提高實驗項目的綜合性、應用性和探索性。實驗的開展過程中，學生人手一臺實驗設備，實驗內容、時間及空間可由其“自主”安排，實現隨時、隨地實驗，教師則組織集中答疑，及時幫助學生解除疑惑，了解學生的實驗自主性與思考問題的過程。學生完成實驗后，撰寫相應的實驗報告，提交并參與實驗檢查、考核或答問，最后教師通過實驗答疑環節中學生的表現、實驗報告及考核問答過程，對學生的實驗進行綜合評價。
在便攜式實驗設備基礎上，我們進行的一系列自主實驗教學活動，探討在案例教學方式下如何引導學生自主創新學習，激發學生的興趣與潛力，以及在自主開放實驗環境下如何引導學生進行創新性項目的開展，培養學生的創新思維與實踐能力的新教學理念。同時實現對傳統實驗教學內容的擴展，即通過自主實驗教學來引導部分優秀學生參加創新項目訓練及學科競賽，激發學生的潛能，培養學生解決實際問題的能力，提高綜合素質。
3.5 自主實驗教學模式下的考核評價體系
考核評價體系是自主實驗教學的重要研究部分，前面做得再好，落實不到位，只能讓少數學生受益而不能達到預期效果。引導、鼓勵能對想學的自覺學生發揮作用，但很多學生仍缺乏主動性，惰性思想較重。而考核應在提高學生的創新能力上發揮積極的導向作用[7]，因此如何落實實驗教學各環節，如何監督到位、檢查到位是一個重點研究內容，工作開展如下。
1) 在自主實驗教學模式下，對學生日常實驗活動開展調查，分析在實驗教學活動開展過程中學生、教師所扮演的不同角色，組織教師和學生分別對實驗教學的各個環節進行討論，參考計算機與電子類專業的實驗教學大綱，探討在學生自主實驗、教師集中管理的新模式下如何制定實驗考核評價方案。
2) 通過針對性較強的教學案例的引導和自主實驗教學活動的開展，從實驗開展、答疑及考核問答等各個實驗環節對學生的自主性和將知識運用于實踐的能力進行綜合評價，避免傳統實驗以實驗報告和出
勤為主的單一考核方式，有利于培養學生解決實際問題的能力。
3) 研制一個人人過關的硬件語言應用的考核系統，為研究并建立自主實驗教學模式下的綜合考核評價體系增添砝碼。
針對自主實驗教學模式建立合理的評價體系，注重實驗過程中學生是否正確運用基礎知識及學生的探索思考能力，我們從知識、能力和素質三個方面對學生的自主實驗進行全面的考核評價，盡可能以科學合理的考核評價體系考核學生的自主實驗，從而最大化挖掘其潛能。
4 總結與展望
湖南大學信息科學與工程學院計算機與電子類專業實驗教學改革與創新取得了佳績：實驗載體“便攜式通用數字邏輯設計與EDA綜合實驗板”申請了國家專利，硬件課程計算機系統組成與系統結構2009年成為國家精品課程；硬件實驗室“湖南大學信息技術實驗室”2006年獲湖南省普通高校實踐教學示范實驗室建設資格，2009通過合格驗收并得到評估專家的一致好評。
實驗教學改革盡管有了好的開端，但仍有很大的提升空間。除實驗教學外，創新訓練、學科競賽、畢業論文等環節的作用亦不可忽略。該自主實驗教學模式將傳統實驗環節延伸到實驗室之外的普通場所，改善了學習條件和氛圍，促進了實驗教學改革、創新訓練及學科競賽活動的開展，有利于培養學生的創新思維與實踐能力，將推廣應用于我院的計算機科學與技術、通信工程、電子及人工智能等其他一級學科的專業。
參考文獻：
[1] 陳琦. 計算機實驗教學改革的思考和探索[J]. 教學研究,2005,28(6):547-548.
[2] 劉廣聰,李振坤,陳靖宇. 計算機專業實驗教學模式改革探析[J]. 廣東工業大學學報:社會科學版,2005,5(2):41-43.
[3] 夏建川,張秀娟,方蕓. 計算機實踐教學改革探討[J]. 高教論壇,2009(2):78-80.
[4] 李文軍,衣楊,舒忠梅,等. 計算機專業實驗教學改革的實踐與探索[J]. 實驗室研究與探索,2007,26(12):290-294.
[5] 蔣新革,乎西旦. 自動控制課程實驗教學改革的研究與實踐[J]. 實驗技術與管理,2003,20(6):137-139.
[6] 姚玉霞,劉曉彥,隨慶茹,等. “計算機組成與體系結構”實踐教學改革與探索[J]. 計算機教育,2010(4):142-143.
[7] 李漢萍. 高校計算機基礎實驗教學改革探討[J]. 考試周刊,2007(18):83-84.
Research on Self-determination Experiment Teaching Mode in Computer and Electronics Specialty
XU Cheng, LI Renfa, ZENG Juanli, FANG Kaiqing
(Information Science and Engineering Institute, Hunan University, Changsha 410082, China)
[關鍵詞]鎖相環 電荷泵 相位噪聲 抖動
[中圖分類號]TN4[文獻標識碼]A[文章編號]1007-9416(2010)03-0127-02
引言
基于電荷泵型的鎖相環已經被廣泛采用與無線通信系統中,特別是射頻收發機的頻率綜合器中。隨著無線通信不斷地發展,通信系統對終端的要求不斷地提高,諸如集成度,功耗,噪聲等等。而在無線收發機中,頻率綜合器是一個非常關鍵的部分,它的性能將影響整個系統是否能夠正常工作。作為基于電荷泵的頻率綜合器,電荷泵在其中起著非常關鍵的作用。本文接下來幾個部分將對電荷泵做一詳細全面的研究。
1 設計中的不理想性
一般的電荷泵型鎖相環如圖1所示[1]。理想情況下,電荷泵和鑒頻鑒相器為系統提供了無限的直流增益,于是輸入和輸出的相位差為0。但是,作為電荷泵,其本身存在很多固有的不理想性,致使實際的頻率綜合器會有很多不理想效應產生,從而導致性能的降低。因此,下面將對其中重要的不理想效應進行研究和分析。
1.1 漏電流
漏電流是電荷泵固有的不理想性,或者說是和完全和工藝相關的。隨著工藝的不斷改進,特別是深亞微米級的CMOS工藝,漏電流的問題變得越來越嚴重。因為漏電流而導致的相位失配相對來說問題不大,但是由此而產生的參考毛刺在頻率綜合器中是值得特別注意的。
由于漏電流造成的相位失配可以有下式得出[2],其中是相位失配,是漏電流大小,表示電荷泵的電流大小。
由于相位失配所導致的邊帶,也就是參考毛刺的大小為:
其中,為環路濾波器的極點,是環路濾波器的電阻值,是壓控振蕩器的增益。
1.2 電流源的失配
另一種重要的不理想性是電流源的失配。在CMOS電荷泵中存在兩個電流源,分別是PMOS電流源和NMOS電流源。兩個電流源分別有UP和DOWN兩個開關來控制。于是,電流的失配和開關時間的視頻必然會存在于電荷泵中。對于開關時間的失配是一個很容易解決的問題,但對于電流的失配是一個難以解決的問題,值得更進一步的研究。我們假設PMOS和NMOS電流源同時導通時間為,兩個電流源的失配電流大小為,于是我們可以估算出由于電流失配而導致的相位失配:
(1.3)
由公式可知,我們有以下幾個途徑減小由于適配造成的相位差影響:第一,從根源出發,減小電流源的適配度,但往往這很難做到,因為這個和工藝,和后續的版圖等等都有關系,而且做到完全匹配是不可能做到的;第二,可以減小兩個電流源同時導通的時間,但這個又受到其他性能的影響,最主要的便是為了避免電荷泵的死區,所以我們必須首先保證能避免死區所需要的最小輸出脈沖寬度,這也是兩個電流源同時導通的最小時間;第三,我們可以增大電荷泵的絕對電流值,但是正如前面分析,的值關聯到很多其他動態性能,比如環路增益,帶寬等等之類的,更關鍵的我們必須考慮到功耗的問題,所以往往不能過大;最后,我們可以通過增加來減小這個效應。但是增加意味著減小參考頻率,這就制約了整個環路所能工作的最大帶寬。為了保證環路的穩定性,通常環路帶寬取參考頻率的二十分之一到十分之一為合適。
1.3 溝道調制效應伴隨的恒流輸出電壓
溝道調制效應是MOS管所固有的二級非理想效應,這個效應在電荷泵中同樣存在。由于溝道調制效應而造成的非恒流輸出電壓在很大程度上制約著頻率綜合器的整體性能。在很多設計中,我們必須非常重視該效應。
當輸出電壓改變時,由于電荷泵有限的輸出電阻,導致電荷泵的輸出電流隨著電壓的改變而改變,從而無法達到一個恒定的電流。當鎖相環處于鎖定狀態,控制線上的控制電壓將因此而產生電壓的波動。從而會進一步造成壓控振蕩器的輸出相位噪聲和邊帶都變差[3]。
諸如開關速度,噪聲等等其他不理想因素不在本論文的討論范圍內,所以不做多余的研究和說明。
2 增益提高技術電荷泵
圖2.1(a)給出了增益提高技術的基本概念[4]。通過添加一個負反饋回路,我們可以使得輸出電阻大大提高,不難得到,
一種簡單實現如圖2.2(b)所示,其輸出電阻,。
運用該技術,我們可以很容易設計出一個單端輸出的電荷泵[5],如圖2(a)所示。該電荷泵可以具有非常的的輸出電阻,從而最大程度上減小了因為有限的輸出電阻而導致的電流失配。然而,這個結構存在一個比較嚴重的缺陷。對于輸出電壓,我們很容易分析出,最低輸出電壓為,最高輸出電壓為。輸出電壓的擺幅幾乎小了2倍的。這對于很多需要有大的調節范圍的頻率綜合器來說是一個很大的問題。在此基礎上,本出了修改,如圖2(b)所示,這樣輸出電壓的擺幅不再受到放大器輸入管的限制。從而輸出最低電壓比稍大,而輸出最高電壓比稍小。
通過完善,我們利用圖2.2(b)所示的電荷泵可以很容易將電流失配降到最小。同時,我們還可以得到最大的輸出電壓擺幅,從而為滿足壓控振蕩器大的調節范圍而不影響電流的失配提供了一個解決方案。
3 仿真結果
圖3.1(a)和3.1(b)分別給出了利用不不利用增益提高技術的電荷泵恒流輸出電壓的仿真結果。結果表示,通過運用增益提高技術,我們幾乎可以消除電流失配的不理想性。
4 結語
本文首先研究和分析了電荷泵中存在的幾個非常重要的不理想效應。在此基礎上,我們又對其中最重要的不理想性做了進一步的研究,并且提出了既能最大程度減小電流失配,同時又能保證最大輸出電壓擺幅的電荷泵結構。該結構的確表現出了出色的電流失配特性,它可以運用于對電流失配和需要最大頻率調節范圍的頻率綜合器中。
[參考文獻]
[1] Pavan Kumar Hanumolu,Merrick Brownlee,Kartikeya Mayaram,Un-Ku Moon,“Analysis of Charge-Pump Phase-Locked Loops,”IEEE J.Transactions On Circuits and Systems―I:Regular Papers, Vol.51,No.9,September 2004.
[2] W.Rhee, B.-S.Song,and A. Ali,“A 1.1 GHz CMOS fractional-N frequency synthesizer a 3-bit third-order __ modulator,”IEEE J.Solid- State Circuits,vol.35,no.10,pp.1453～1460,Oct.2000.
[3] H.Arora,N.Klemmer,J.C.Morizio,and P.D.Wolf,“Enhanced phase noise modeling of fractional-N frequency synthesizers,”IEEE J.Trans.Circuits Systems-I,Reg.Papers,vol.52,no.2,pp.379～395, Feb. 2005.
[4] 畢查德 拉雜維.“模擬CMOS集成電路設計”,西安交通大學出版社,西安,2002.12.
[5] Young-Shig Choi and Dae-Hyun Han,“Gain-Boosting Charge Pump for Current Matching in Phase-Locked Loop,” IEEE J.Transactions on Circuits and Systems―II:Express Briefs,Vol.53,No.10, October 2006.
[作者簡介]
為適應我國經濟結構戰略性調整的要求和軟件產業發展對人才的迫切需要，實現我國軟件人才培養的跨越式發展，推動高等教育改革，教育部和國家計劃發展委員會2001年頒發了教高[2001]6號文件，批準了35所高等學校試辦示范性軟件學院。
學校對建設軟件學院高度重視，決定以此為契機，將辦好國家示范性軟件學院與建設國內一流、國際知名的高水平研究型大學的目標緊密結合起來，于2001年底成立了“西北工業大學國家示范軟件學院”。2004年，按照教育部關于建設國家集成電路人才培養基地的要求，根據集成電路設計與軟件工程專業的密切聯系和發展趨勢，為發揮軟件學院辦學機制和產學研合作工程教育特色優勢，加快集成電路人才培養步伐，學校決定，將集成電路人才培養納入軟件學院，在原軟件學院的基礎上，成立了“西北工業大學軟件與微電子學院”。
二、學院建設概況
學校以科學發展觀統領學院的建設，于2002年3月，軟件學院成立之初，就下發了《關于辦好國家示范軟件學院的決定》（校 [2002]90號）文件，明確規定了軟件學院建設的辦學思路、管理模式、運行機制等，在政策和資源利用等方面給予大力支持。文件明確了“把軟件學院建設成為一個特色鮮明的多層次、國際化、工程型軟件人才培養基地”的辦學目標；為辦好軟件學院，及時決策建設和發展中的重要問題，學校成立了以姜澄宇校長為組長的軟件學院建設領導小組；五年來，學院不斷在教育模式、校區建設和辦學機制等方面進行改革、創新和實踐，形成了一定的辦學特色，取得了較好的辦學效果。
目前學院在讀本科生和碩士研究生已近1600人，截至2006年10月，已畢業學生638人，其中本科生435人，碩士研究生202人，畢業生受到用人單位的普遍好評。
三、以市場為導向，推進學院跨越式發展
1.確立了“三依托”的辦學體制
學院在成立之時，基于國際化工程型軟件人才培養目標和學?？傮w布局,確立了“三依托”的辦學體制，經過五年的建設，“三依托”已得到落實，并收到了軟件人才教育與區域IT產業良性互動、相互促進的效果。
（1）依托高新開發區。學院位于西安國家級高新技術產業開發區的核心位置，依托西安高新技術產業開發區的政策支持、國際化氛圍和高新技術產業群的優勢。在學院建設中，學院享受高新區在教學場地建設、聘用教師入區等諸多方面的政策優惠，并通過高新區管委會與國內外眾多企業建立了合作關系。
（2）依托西安國家軟件產業基地。學院緊鄰西安國家軟件產業基地，依托西安國家軟件產業基地，建立了密切的產學研合作關系。西安國家軟件產業基地的骨干企業和國際化企業為軟件人才培養提供了良好方便的實習條件；學院為西安國家軟件產業基地吸引國際企業、擴展骨干企業提供了人才資源。
（3）依托大學科技園。學院建在西工大國家大學科技園內，西工大國家大學科技園為學院提供了社會化后勤保障，學院為西工大國家大學科技園發展國防科技與IT產業孵化提供了人才支持。
依托西安高新技術開發區、西安國家軟件產業基地和西工大國家大學科技園，構建了與學院四位一體的國家軟件人才培訓基地、國家集成電路人才培養基地和國家Linux技術培訓與推廣中心產學研結合平臺，形成了軟件工程教育與IT產業互動發展的格局和與國際先進水平接軌的工程教育辦學模式。
2.系統引進國際先進課程體系
學院瞄準國際先進IT技術，積極引進和借鑒世界先進教育模式和課程體系，探索軟件人才培養與國際軟件人才需求接軌的新途徑。與國際知名大學和知名IT公司開展了具有實效的國際合作教育，成功引進了美國卡內基?梅隆大學的國際先進軟件工程課程體系。
卡內基?梅隆大學的軟件工程專業，近10年來一直是美國和世界軟件專業排名第一的大學專業。其軟件工程方向的教學體系、課程和模式也一直是世界各個大學軟件專業學習的樣板。其系列課程引進由我院牽頭，國內其他7所兄弟軟件學院參與，經過一年半的艱苦談判，于2004年10月和卡內基?梅隆大學的iCarnegie教育公司簽署合作協議，全面引進了卡內基?梅隆大學SSD1-SSD10本科系列課程。這是卡內基?梅隆大學與中國高校的首次正式合作，本合作項目得到中國國際人才交流基金會和教育部的大力支持。
目前，10門課程（SSD1～SSD10）被分別安排在我院大學本科1～4年級進行學習，如表1所示。
卡內基?梅隆大學軟件工程課程體系引進兩年來，主要收獲如下：
（1）課程結構與內容的變化。教與學的比例發生了根本改變，SSD課程教學與實驗比例為1∶2；實踐能力成為考核的重點，每門SSD課程的編程練習與考試達到1000行程序代碼/門以上；課程直接反映最新技術，SSD1就涉及JDK和servlets，數據結構采用template設計，軟件工程使用UML進行設計與分析。
（2）在教師中產生積極影響經過課程培訓的教師普遍認為該系列課程教學理念先進、涉及技術新、實用性強，爭上SSD課程已在學院教師中蔚然成風，并帶動了學院所有技術課程的全面改革。
（3）受到學生的歡迎。經過對100名學生的問卷調查，認為課程質量優秀和良好的比例達到80%以上；在傳統相似課程和SSD課程選擇上，90%以上學生選擇了SSD課程；在SSD課程優點選擇時，“技術實用”和“網絡化支持”被排在最前面。
國際先進水平課程體系的引進，有效提高了學生的學習能力、編程經驗和英文運用水平，為學生就業創造了有利條件。
3.積極推動對日軟件人才培養
在國內的軟件出口業務中，日本已成為中國的第一大貿易伙伴，我國去年的軟件外包業務有60%來自日本。日本軟件企業非?？春梦靼藏S富的人力資源，Fujitsu、NEC、NTS、FTS、NTTDATA等公司相繼落戶西安軟件園。目前，園區的日本企業以及承接對日外包業務的企業超過50家，急需大量的對日軟件開發人才。
針對以上需求，學院早在成立的第二年，就開始對日軟件工程師的培訓工作，2003年學院與中日IT發展中心聯合培養對日軟件人才，與西安森特公司合作，開展專項“對日軟件工程師”培訓，并成功輸送12名畢業生到日本東芝、東洋、三虹公司從事軟件開發工作。
2004年9月，學院在軟件工程專業首次開設日語作為第一外語，開展對日軟件人才培養，目前有三屆近150名軟件工程專業學生主修日語；同時，日語作為全院研究生第二外語。
2005年，與東芝公司就聯合開展軟件人才培養簽署了課程建設與人才培養協議。雙方合作建設對日軟件人才培養課程體系，并聘用該公司兩名高級技術人員為學院客座教授，由他們對學院日語作為第一外語的本科生和日語強化班研究生進行授課。
2006年開始，日本東芝公司派教授用日語主講“軟件工程”、“日本軟件開發過程與管理”和“日本軟件企業文化與人力資源管理”等課程，目前，由東芝DME公司軟件開發中心青山光伸社長、中村幸男中心長主講的“日本軟件企業文化與人力資源管理”課程已經開始授課。
4.將工程型人才培養的理念貫穿于人才培養的整個過程
（1）基礎理論與工程理念并重。基礎理論是高層次工程人才的基礎。軟件工程培養方案緊密圍繞軟件工程與系統設計理論與基本原理等進行，安排了系列課程，使學生有寬泛的基礎和多維的視角。同時，接近工程實際的課程的安排，使學生通過基礎理論學習和開發實踐加以融會貫通。
（2）工程能力培養層次遞進。根據工程型人才培養模式，結合課程體系，安排了案例教學、課程編程和綜合大作業，暑期自主工程實踐、創新性實驗環節、畢業設計項目開發各種層次、不同要求的實踐環節，逐步達到工程培養目標。
（3）畢業設計。畢業設計是工程化人才培養十分重要的環節。學院根據培養層次制定了不同的畢業設計方案。
學院前幾屆本科生畢業設計時間按6個月安排；從2006年開始，畢業設計按8個月安排。畢業設計階段，要求所有學生進入相關企業或校內實習基地實習。學院對畢業設計制定了嚴格的管理條例，對每位在企業做畢業設計的學生分別配備學院和企業兩位指導教師，通過對學院指導教師的嚴格考核、學生開題、組織中期檢查和畢業論文評閱、答辯等環節對實習過程進行管理，確保畢業設計質量。
研究生畢業設計和論文階段最短為一年。要求所有研究生必須進入相關企業參加實際開發項目，其學位論文也必須以該項目為背景撰寫。學生可進入與學院有合作協議的企業，也可在自主聯系的企業完成論文。
5.積極創造國際化、工程型人才培養的環境和條件
學院自成立以來，一直將教師國際化培訓放在重要位置。采取了組織教師參加國際企業的技術培訓、積極引導教師參加SSD的課程培訓和選派教師出國培訓等多種形式提高教師的國際化教育水平。此外，學院按照《教育部、國家計委關于批準有關高等學校試辦示范性軟件學院的通知》（教高〔2001〕6號）文件要求，抓住我國軟件產業發展環境和政策機遇，吸引社會智力、物力和財力資源投入，加大和企業進行產學研的合作力度，目前已經與國內近四十家軟件企業開展了廣泛的工程化教育合作。學院還積極進行獨立校園的硬件建設，建立了現代化的多媒體教室、各類實驗室、院內外結合的實習基地、運動場地和學生生活場地。
通過以上措施，為國際化、工程型人才培養創造了優良的辦學環境和條件。
四、總結
1.國際化是軟件學院的辦學特色之一，學院自建院至今，經歷了從原版教材使用、外籍教師聘請到國際先進軟件工程系列課程引進的不斷發展過程。學院的教學模式、教育水平和技術先進性都有了極大的提高。根據學院發展的需要，今后，要進一步做好擴大高水平外籍專業教師的聘請數量，提高國際合作教育的水平，與國外高水平大學開展學生校級交流，聯合培養以及開展雙學位培養等工作。
2.學院已經與日本東芝、三虹等知名企業簽署了課程建設與人才培養協議。今后，學院將在此基礎上，深入開展對日軟件人才培養工作，和日本知名軟件企業合作，在日本和西安高新技術產業開發區分別建立工程研發中心。同時，爭取在我院設立對日軟件人才培養基地。
(2) 熱效應 由式(4-11)知，金屬膜的溫度及溫度梯度(兩端的冷端效應)對電遷移壽命的影響極大，當J>10^6A/cm^2時，焦耳熱不可忽略，膜溫與環境溫度不能視為相同。特別當金屬條的電阻率較大時影響更明顯。條中載流子不僅受晶格散射，還受晶界和表面散射，其實際電阻率高于該材料體電阻率，使膜溫隨電流密度J增長更快。
(3) 晶粒大小 實際的鋁布線為一多晶結構，鋁離子可通過晶間、晶界及表面三種方式擴散，在多晶膜中晶界多，晶界的缺陷也多，激活能小，所以主要通過晶界擴散而發生電遷移。在一些晶粒的交界處，由于金屬離子的散度不為零，會出現凈質量的堆積和虧損。進來的金屬離子多于出去的，所以成為小丘堆積，反之則成為空洞。
同樣，在小晶粒和大晶粒交界處也會出現這種情況，晶粒由小變大處形成小丘，反之則出現空洞，特別在整個晶粒占據整個條寬時，更容易出現斷條，所以膜中晶粒尺寸宜均勻。
(4) 介質膜 互連線上覆蓋介質膜(鈍化層)后，不僅可以防止鋁條的意外劃傷，防止腐蝕及離子玷污，也可提高其抗電遷移及電浪涌的能力。介質膜能提高電遷移的能力，是因表面覆有介質時降低金屬離子從體內向表面運動的概率，抑制了表面擴散，也降低了晶體內部肖特基空位濃度。另外，表面的介質膜可作為熱沉淀使金屬條自身產生的焦耳熱能從布線的雙面導出，降低金屬條的溫升及溫度梯度。
(5) 合金效應 鋁中摻入Cu、Si等少量雜質時，硅在鋁中溶解度低，大部分硅原子在晶粒邊界處沉積，且硅原子半徑比鋁大，降低了鋁離子沿晶界的擴散作用，能提高鋁的抗電遷移能力。但布線進入深亞微米量級，線條很細，雜質在晶界處集積使電阻率提高，產生電流擁擠效應，這是一個新問題。
(6) 脈沖電流 電遷移討論中多針對電流是穩定直流的情況，實際電路中的電流可為交流或脈沖工作，此時tMTF的預計可根據電流密度的平均值J及電流密度絕對值「J來計算。
4.3 電遷移的失效模式
電遷移有三種失效模式如下：
(1) 短路 互連布線因電遷移而產生小丘堆積，引起相鄰兩條互連線短路，這在微波器件或VLSI中尤為多見。鋁在發射極末端堆積，可引起eb結短路。多層布線的上下層鋁條間也會因電遷移發生短路等。
(2) 斷路 在金屬化層跨越臺階處或有傷痕處，應力集中，電流密度大，可因電遷移而發生斷開。鋁條也可因受到水汽作用產生電化學腐蝕而開路。
(3) 參數退化 電遷移還可以引起eb結擊穿特性退化，電流放大系數hFE變化等。
4.4 抗電遷移的措施
(1) 設計 合理進行電路版圖設計及熱設計，盡可能增加條寬，降低電流密度，采用合適的金屬化圖形(如網絡狀圖形比梳狀結構好)，使有源器件分散。增大芯片面積，合理選擇封裝形式，必要時加裝散熱器防止熱不均勻性和降低芯片溫度，減小熱阻，有利散熱。
電遷移壽命: TTF= 上式中——與互連線幾何形狀和微結構有關的常數
——平均電流密度
——是活化能
——Boltzmann’s常數
——金屬溫度
其中 =，在穩定的熱環境下
上式中 ——芯片的基準溫度
——金屬線由于電流流動上升的溫度
R——溫度為時互連線電阻
——互連線與襯底間的熱阻
上式中 ——芯片周圍的環境溫度
——全功耗 是芯片面積
——襯底層封裝的熱電阻
當自熱增加，電遷移壽命按指數減少。
(2)工藝 嚴格控制工藝，加強鏡檢，減少膜損傷，增大鋁晶粒尺寸，因大晶粒鋁層結構的無規則性變弱，晶界擴散減少，激活能提高，中位壽命增加。蒸鋁時提高芯片溫度，減緩淀積速度及淀積后進行適當熱處理可獲得大晶粒結構，但晶粒過大會防礙光刻和鍵合，晶粒尺寸宜選擇得當。工藝中也應該使臺階處覆蓋良好。
(3)材料 可用硅(銅)—鋁合金后難熔金屬硅化物代替純鋁。進一步的發展，在VLSI電路中，目前已采用銅做互聯材料。此時與鋁基材料作為互連線使用，其電導率不夠高，抗電遷移性能差，已不適應要求。銅的導電性好，用直流偏置射頻濺散方法生成薄膜，并經在氮氣下450攝氏度30分鐘退火可得到大晶粒結構銅的薄層，其電阻率僅為1.76微歐厘米，激活能Ea為1.26 eV，幾乎比鋁-硅-銅的(0.62)大兩倍，在同樣電流密度下，壽命將比鋁-硅-銅的長3～4個數量級。
圖4-1 襯底偏置電壓隨退火溫度和銅膜晶向變化的曲線圖
圖4-2 退火前后銅膜的SEM微圖
(4)多層結構 采用以僅為基的多層金屬化層，如Pt5Si2-Ti-Pt-Au層，其中Pt5Si2與硅能形成良好的歐姆接觸，鈦是粘附層，鉑是過渡層，金作導電層。對微波器件，經常采用Ni-Cr-Au及Al-Ni-Au層。當然多層金屬化使工藝復雜，提高了成本。
(5)覆蓋介質膜 由于如PSG、Al2O3或Si3N4等介質膜能抑制表面擴散，壓強效應和熱沉效應的綜合影響，延長鋁條的中位壽命[6]～[7]。
4.5 本章小結
本章主要研究了電遷移，在電路規模不斷擴大，器件尺寸進一步減小時，互連線中電流密度在上升，鋁條中的電遷移現在更為嚴重，成為VLSI中的一個主要可靠性問題。本章首先介紹了電遷移的原理， 給出了電遷移的中位壽命tMTF的Black方程，指出影響其中位壽命的重要參數。之后闡述了6點影響因素及它的三種失效模式：短路、斷路和參數退化。最后針對影響因素和失效模式提出了電遷移的解決措施。
第5章 電壓降
5.1 IR Drop介紹
IR Drop是由電線電阻和電源與地之間的電流所產生的。如果電線的電阻值過高或者單元的單元的電流比預想的要大，一種難以接受的電壓下降就會出現，這種電壓下降可以引起受影響的單元的供電電壓要比所需要的電壓低，并且可以導致更嚴重的門和信號的延遲，從而引起信號路徑上時序的退化和時鐘的偏移，由于IR Drop降低了電源電流，同時也使噪聲容限降低，并且連帶影響著集成電路設計中的信號完整性。
簡單的增加電線的線寬，降低電阻，并且由此電壓降低，但是同時它也會減少布線的面積，并且在大多數條件下不會被接受。確立設計之后，從事于IR Drop問題，當今所普遍應用的技術并不是對這些問題行之有效的方法。傳統上，模擬方法用來設計電流的最大值以便檢測電荷移動問題，但是這些非常昂貴并且對于大規模深亞微米集成電路的設計效率很低，這些設計模擬向量的指數增長使其非常困難，并且找到那些矢量耗費的時間會造成最壞的情況趨勢。為了使設計中電流下降的位置更加完善，并且可以自動地通過更寬地金屬層為IR Drop的最低估計值提供路徑，其所需要的是科學的設計和可用來實施的工具[2]。
5.2 IR Drop分析
電源分布網絡中的電壓降落是從電源流過的峰值電流和電源網格中的寄生電阻的函數。隨著功耗的增加和電源電壓的降低，電壓降落變得越來越嚴重。我們可以通過計算每一層電源網格上的最大電壓降落，然后再把各個層上的最大電壓降落累加起來獲得全芯片的最大電壓降落。兩條平行的線之間的距離稱作網格間距，這樣對于每一網格間都有兩條平行線穿過整個芯片。我們集中考慮頂層電源環中的電壓降落，因為總的電壓降落中的主要電壓降落就在那。
傳統的引線接合法限制電源焊盤只能在芯片的四周，從而產生了從電源焊盤到芯片中間的長的電源線。這樣，這條非常長的電源線必須非常寬以減小電壓降落，而這些又長又寬的電源線給時鐘和全局總線的布線帶來了困難。我們定義頂層最大電壓降落為：
Vtop=Itop*Rtop=Javg*Dc*Ptop*Rint*Dc/8=Ichip*Ptop*Rint/8
這里我們定義了平均電流密度為全芯片的功耗與電源電壓之比，而且假設電流在全芯片是均勻分布的，Dc為芯片邊長。
當今的時鐘設計需要很快的速度，因此需要非常大的緩沖器來驅動。但是，過大的驅動電流從電源流向緩沖器，導致了電壓下降，使得緩沖器的電源電壓出現一段時間的降低，從而使得緩沖器的驅動能力降低。因此我們可以看到一個非常戲劇的現象，很大的電壓降落是由如緩沖器這樣的電路產生的，同時它們自身又是電壓降落的受害者。當然，剛才提到了，除了大的緩沖器外，大的總線驅動器，存儲器解碼器的驅動器也能在芯片工作的時候產生嚴重的電壓降落。
在電路中，電源網格的寄生電阻是根據R=Rs *L/W 來計算的其中Rs是電源線的方塊電阻，L和W分別為網格的間距和電源線的寬度。電源線的方塊電阻可以從TSMC的工藝文件中查到，為0.076/squre，L選為40微米，而W定為標準單元中電源線的標準寬度1.08微米，這樣計算出電源網格的寄生電阻為2.815歐姆，為了計算方便我們取其為3歐姆，另外考慮到在預布局中電源的輸入端口距離時鐘樹電源網格還有一定的距離，這樣由這段距離電源線而產生的寄生電阻我們初步定為30歐姆。以上參數有可能比實際中的要大，為了使模擬結果更加明顯，先初步按上述數值進行模擬。輸入端的脈沖源頻率設為100M，即時鐘周期為10納秒，信號的上升時間定為0.1納秒，時鐘樹的前兩級反相器中PMOS管的寬長比設為20，NMOS管的寬長比設為10，然后，四級中PMOS管的寬長比設為40，NMOS管的寬長比設為20，最后一級 PMOS管的寬長比設為80，NMOS管的寬長比設為40，負載電容設為1皮法。器件模型采用TSMC的器件模型庫，采用0.25微米工藝，最后用CADENCE的 SPECTRES電路模擬程序對電路進行瞬態分析。
同時為了與理想的情況作對比我們也對理想的情況做了模擬，然后把考慮電壓降落和不考慮電壓降落的結果進行對比，分析電壓降落對對電路性能的影響，并對其性能的差異進行量化。未考慮寄生電阻的理想情況下的時鐘樹的電路如圖5-1所示。
圖5-1 未考慮寄生電阻的理想情況下的時鐘樹的電路圖
而考慮了電源網格中寄生電阻的作用的電路如圖5-2所示：
圖5-2 考慮了電源網格中寄生電阻的作用的電路圖
從圖5-3中可以很清楚的看出在反相器進行狀態轉換的時候，反相器的電源端有很大的電壓降落。從數據分析中可以看到在反相器的狀態反轉過程中，加到反相器的電源端的電壓最小只有1.973V，電壓降落達到了20%以上而這對于10%的電壓波動容差來講是絕對不能忍受的。
反相器的電源端的電壓和時間的關系如圖5-3所示：
圖5-3 反相器的電源端的電壓波形圖
反相器的地端的電壓隨時間的變化如圖5-4所示：
圖5-4 反相器的地端的電壓波形圖
圖5-5 反向器的輸出波形曲線圖
類似的，加到反相器的地端電壓，最大的為597.8mv，同樣也達到了20%， 最小的也有384.9mv；而在理想情況下加到反相器的電源端的電壓應該恒為2.5v，加到反相器的地 端的電壓應該恒為0。這完全是由電源網格中的寄生電阻導致的，因為在我們所做分析和模擬中只考慮了電阻的影響。
理想情況下的延遲如圖5-4所示：
圖5-6 理想情況下的延遲電路圖
實際中考慮了電壓降后的延遲如圖5-7所示：
圖5-7 考慮了電壓降后的延遲電路圖
由于存在電壓降，實際的延遲比理想的延遲多17.5ps。
5.3 抗IR Drop的措施
1．采用 flip-chip 封裝技術，使得電源pad和地 pad可以任意分布在芯片底部。
2．既然電源電壓降落與同步轉換的電路（如buffer）的數量有一定的關系，則可以把 同步轉換的電路的數量作為一個設計規則來加以約束。
3．采用加褪耦電容的方法，褪耦電容既可以加在封裝級也可以加在芯片級。一般的，低頻情況下在片加外褪耦電容就足夠了，而對于高頻情況必須加在片內。封裝級加的褪耦電容叫做整體式褪耦電容，這種褪耦電容多用在多芯片模塊（多個芯片做在同一個襯底上再一起封裝）等面積很大的芯片上（如圖5-8）：
圖5-8 整體式褪耦電容在多芯片模塊中的應用
具體做法是在一定厚度的鋁層上生長一層三氧化二鋁然后再生長一層鋁。整體式褪耦電容又分為薄膜整體式褪耦電容和陶瓷整體式褪耦電容，其中前者在5GHz帶寬范圍內具有很好的特性（如最小的電壓損失和沒有共振現象）。
在芯片級加的褪耦電容則是對包含了隨時間變化的電阻，負載電容，褪耦電容的等效電路進行模擬來獲得功能塊的轉換行為。因為褪耦電容會占用不小的面積，所以先在芯片級對電源網絡進行噪聲分析然后找出熱點再插入褪耦電容，然后再對面積進行優化。要做完整而精確的轉換噪聲分析模型中必須包括：封裝級的電源總線模型，芯片級的電源總線模型，還有能表示片上轉換行為的等效電路（這里有一個數據，對于300M RISC 微處理器需要160納法的褪耦電容來保證電源波動能在規定的范圍內）[8]～[9]。
5.4 本章小結
IR Drop是由互連線電阻和電源與地之間的電流所產生的。如果電線的電阻值過高或者單元的單元的電流比預想的要大，一種難以接受的電壓下降就會出現，這種電壓下降可以引起受影響的單元的供電電壓要比所需要的電壓低，并且可以導致更嚴重的門和信號的延遲，從而引起信號路徑上時序的退化和時鐘的偏移，由于IR Drop降低了電源電流，同時也使噪聲容限降低，并且連帶影響著集成電路設計中的信號完整性。
簡單的增加電線的線寬，降低電阻，并且由此電壓降低，但是同時它也會減少布線的面積，并且在大多數條件下不會被接受。傳統上，模擬方法用來設計電流的最大值以便檢測電荷移動問題，但是這些非常昂貴并且對于大規模深亞微米集成電路的設計效率很低。為了使設計中電流下降的位置更加完善，并且可以自動地通過更寬地金屬層為IR Drop的最低估計值提供路徑，其所需要的是科學的設計和可用來實施的工具。本章根據實際的條件作出了模擬仿真，講述了在使用中的一些心得體會，并且提出了三種行之有效的解決方法。
第6章 天線效應
6.1 天線效應機理
雖然柵氧化層損壞的機理并不是非常清楚，但是第一個關于其本質的近似解釋是：從等離子刻蝕工藝中收集到的電荷在電壓的作用下會在氧化層中形成電流，這個電流能夠引入很多陷阱，這些陷阱反過來能放大氧化層中的電流，在極端的情況下，上述機理能夠導致柵氧化層的過早擊穿，也能影響晶體管的閾值電壓[11]。
圖6-1 輝光放電
此圖所描述的等效電路是用來估計充電量的，其中輝光放電被看作為一個電流源[10]。
6.2 天線效應的分析
經典的天線效應理論預言到薄柵氧化層的損壞程度和AR(天線面積與柵面積的比值，簡稱面積比)成正比，然而最近人們對經典理論提出了置疑，比如有報道稱天線效應對AR的依賴性并沒有經典理論那么強，原因如下：
1. 人們必須首先假設薄電介質電容均勻傳導，但這不可能，當前的滲透理論斷言，一旦部分滲透路徑形成，電荷輸運將變得高度局部化(集中)。
2. 關系式j=(A/a)J，(j是柵漏電流密度，A是天線的面積，a是薄電介質電容的面積，A/a就是AR，J是由等離子刻蝕引起的凈電流密度)，只有當天線收集的電流與柵電流相平衡的情況下才可能正確，但這一前提只能在少數情況下成立。
3. 薄電介質電容本身也可以作為天線，一個更合適的表示是j=(1+A/a)J，這說明經典理論有所忽略(因為A/a的值一般都在幾百到幾千的范圍才會對柵氧化層有明顯的破壞作用所以在實際情況中，把1忽略是完全可以的)。
圖6-2 柵壽命隨天線比的變化曲線
對于氧化層厚度為6納米和8納米的情況下，Qbd隨著AR的增加成比例的減??；當AR大于1500時， Tbd逐漸下降，當AR小于1500時，Tbd變化不明顯。而對于AR較大的情況柵電容的單位面電容與天線電容的單位面電容比的大小是比AR更加重要的影響因素。
圖6-3 感應振蕩幅度隨天線比和電容比的變化曲線
此圖描述了在不同電容比的情況下感應振蕩幅度對AR的關系，幅度對AR歸一化。很明顯，這個幅度不僅僅是AR的函數，在AR很小的情況下，對電容比的依賴性很弱，在AR較大的情況下，幅度對電容比的依賴性很強，當AR遠大于電容比的時候幅度達到飽和。
1. 實驗觀測已經進一步的證明P管比N管更容易引起天線效應。
2. SOI上的器件比體CMOS上的器件具有更強的抗天線效應特性。
3. 對于柵氧化層的厚度大于4納米的情況，柵氧化層越薄，天線效應越明顯；對于柵氧化層的厚度小于4納米的情況，結果正好相反。另外，對于柵氧化層的厚度大于4納米的情況來說，在不增加電流密度的情況下，增加柵的介電常數有助于減弱天線效應。
4. 天線效應還依賴于電源的輝光放電頻率[10]～[12]。
6.3 抗天線效應的措施
第一種解決方法是布線調整技術:
圖6-4 在三層布線溝道中的天線效應
在上圖的三層溝道布線實驗中，這種層重新排布方法可以降低38.7%的天線效應，因為只是對布線的重新排布，因此不需要增加布線面積。
另一種解決辦法是在柵極和襯底之間引入齊納二極管，這樣當柵氧化層上的電壓超過二極管的擊穿電壓時，電荷會通過二極管放電，從而會起到一定的效果；但是這樣做缺點也是很明顯的：
1. 這樣會增加面積，因此不可能大規模采用。
2. 擊穿電壓隨工藝而定，當氧化層中的電荷累積沒有達到二極管的擊穿電壓時，此方法不起作用[13]～[14]。
6.4 本章小結
柵氧化層損壞的機理不是非常清楚，第一個關于其本質的近似解釋是：從等離子刻蝕工藝中收集到的電荷在電壓的作用下會在氧化層中形成電流，這個電流能過引入很多陷阱，這些陷阱反過來能放大氧化層中的電流，在極端的情況下，上述機理能夠導致柵氧化層的過早擊穿，也能影響晶體管的閾值電壓。根據查看各種資料得出：
1. 實驗觀測已經進一步的證明P管比N管更容易引起天線效應。
2. SOI上的器件比體CMOS上的器件具有更強的抗天線效應特性。
3. 對于柵氧化層的厚度大于4納米的情況，柵氧化層越薄，天線效應越明顯；對于柵氧化層的厚度小于4納米的情況，結果正好相反。另外，對于柵氧化層的厚度大于4納米的情況來說，在不增加電流密度的情況下，增加柵的介電常數有助于減弱天線效應。
4. 天線效應還依賴于電源的輝光放電頻率。
在解決方法上提出了布線調整工藝和在柵極和襯底之間引入齊納二極管，但是這兩種方法各有各的應用條件，具體問題具體分析。
結 論
隨著深亞微米工藝的發展，影響信號完整性的因素如電遷移，天線效應，電壓降落，串擾等逐漸顯現出來。在深亞微米超大規模集成電路中由于電遷移和熱效應導致的電路可靠性問題對于長信號線變得尤其重要，有可能導致電路的短路或者斷路。柵氧化層的天線效應是制造深亞微米MOSFET 的主要問題，等離子刻蝕工藝能夠引入大量的電荷，這些電荷能夠引起柵的褪化或者擊穿。大的片上電流和在高頻情況下需要充放電的大負載能夠引起電源分布網絡的電壓降落問題。高速高集成度的超大規模集成電路中平行線間的串擾也變得越來越重要。由于耦合電容存在而產生的線間的串擾隨著平均互連長度（相對于最小特征尺寸），布線互連密度和器件開關速度逐漸增強，高速電路（如動態電路和鎖存器）在輸入和輸出節點對噪聲很敏感，這使得對于設計而言進行精確的噪聲耦合分析變得很關鍵。本文正是針對這幾方面來分析和研究的，主要取得了以下結論：
(1) 信號完整性問題應該在下述環節中著重強調，包括電路設計，布局布線和模擬。
(2) 在兩條線之間加入地線，它能極大的減小串擾，其不足是增大了芯片面積，所以不能在芯片中全范圍的應用，可以用在一些全局的線中，它比加大線間距有效的多；改變線間距可以在微量上減小串擾；加大受害線上的驅動或是加入buffer或invter也可以減少串擾噪聲。
(3) 合理進行電路版圖設計及熱設計，嚴格控制工藝，加強鏡檢，減少膜損傷，增大鋁晶粒尺寸，用硅(銅)—鋁合金后難熔金屬硅化物代替純鋁，使用多層結構和覆蓋介質膜等方法都可以減少電遷移現象。
(4) 采用 flip-chip 封裝技術和加褪耦電容的方法能在一定的程度上減弱電壓降對信號完整性的影響。
(5) 天線效應在解決方法上提出了布線調整工藝和在柵極和襯底之間引入齊納二極管，但是這兩種方法各有各的應用條件，具體問題具體分析。
參考文獻
1 高錦琴.深亞微米版圖設計中的關鍵技術研究.哈爾濱工業大學碩士論文.2002:1-78
2 Magma Design Automation Inc.Deep-Submicron Signal Integrity.magma-da.com 2002:1-6
3 李忻，李方偉.第三代移動通信與信號完整性問題. 重慶郵電學院. tele.com.cn/guokan/2001/0103/03g.htm
4 Young，Brian.Digital Signal Integrity-Modeling and Simulation with Interconnects and Package.Prentice-Hall PTR，2001:98-104
5 Soo-YoungOh，Keh-Jeng Chang，John L.Moll."PHYSICAL AND TECHNOLOGICAL LIMITATIONS AND THEIR OPTIMIZATION IN SUBMICRON VLSI INTERCONNECT"IEEE VMIC Conference June 1991:346-349
6 T.Ohmi，T.Hoshi，T.Yoshie，T.Takewaki，M.Otsuki，T.Shibata，and T.Nitta."LARGE-ELECTROMIGRATION-RESISTANCE COPPER INTERCONNECT TECHNOLOGY FOR SUB-HALF-MICRON VLSI'S"IEEE IEDM91 1991:285-288
7 Kaustav Banerjee，Amit Mehrotra."Coupled Analysis of Electromigration Reliability and Performance in ULSI Signal Nets"IEEE 2002:1-7
8 N.Capitol Ave.，San Jose."Integral Decoupling Capacitance Reduces Multichip Module Ground Bounce"IEEE 1991:79-84
9 Kevin T. Tang and Eby G. Friedman."Transient IRVoltage Drops in CMOS-Based Power Distribution Networks"IEEE 2000:1-4
10 Doug P.Verret，Anand Krishnan，Srikanth Krishnan."A New Look at the Antenna Effect"IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.49，NO.7，JULY 2002:1274-1281
11 Wojciech Maly，Charles Ouyang，Subhendra Ghosh，and Sury Maturi."Ddtection of an Antenna Effect in VLSI Designs"IEEE 1996:86-94
12 Koji Eriguchi and Yukiko Kosaka."Correlation Between Two Time-Dependent Dielectric Breakdown Measurements for the Gate Oxides Damaged by Plasma Processing"IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.45，NO.1，JANUARY 1998:160-164
