時間：2022-03-29 05:11:42
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇集成電路布圖設計，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
前言：
當今世界，隨著科學技術的迅速發展，電子科技迎來了蓬勃的發展機遇，在短短的幾十年時間內，電子行業發展到了一個前所未有的高度。尤其是計算機行業，更是電子行業中的領導者。但是，在這些電子行業中，最離不開的，便是集成電路系統，即集成電路系統行業的發展影響著電子行業的發展。由于集成電路產業的迅速發展，在其知識產權保護方面存在的問題也逐漸的暴露了出來。本文便著重于集成電路布局設計的知識及知識產權保護方面進行研究，從而為我國的集成電路事業的健康發展指出一條清晰明確的道路，順應時展的潮流。
1 集成電路布圖設計概述
1.1 集成電路布圖設計的概念
集成電路系統的基礎是半導體，即由半導體材料作為集成電路的基本元件，經由多個元件進行合并連接，共同置于由半導體組成的基片上，最終組裝好的集成電路在電子器械或電子系統中控制電流，進而發揮其電子功能的部件。在計算機技術并不發達的初級階段，由于材料學以及電子工程學的發展比較落后，使得計算機內部的電子元件是經由導線進行彼此之間的連接，這種搭設方式不但增加了電流流動的時間，減緩了信息傳輸的速度，還極大的增加了計算機內部的集成電路所占用的空間，使得計算機的體積極大，且信息處理緩慢，功能缺乏。但隨著時代的發展，材料科學的不斷進步，人們找到了良好的電子材料進行集成電路的搭建，因此，在集成電路的布局設計上能否取得進步便成為了計算機事業能否發展的關鍵所在。所謂的計算機部件設計，是經由軟件或者圖紙進行電路布局的3D模型規劃，其就與土木工程中的建筑設計圖紙相似，能夠為產品的制造進行技術支持與步驟提供。可以說，集成電路布局設計在集成電路發展事業中所占的位置是最重要的，且在資金的投入上也是最高的。通常需要巨大的資金投入與人才投入才能設計出合理的集成電路布局。
1.2 集成電路布圖設計的基本特征
集成電路布局設計的基本特征可以大體分為三個方面，依次為無形性，復制性以及表現形式的非任意性。在無形性上，由于計算機中的集成電路布局是由專業技術人員進行的智慧創造，僅僅能記錄在圖紙上以及電子儲存設備中。可以說，這種思維創作的智慧結晶僅能通過有限的載體進行反映，進而被人了解知曉。這些都是集成電路布局設計的無形性的體現。在復制性上的體現更為明顯，當集成電路的布局設計儲存在電子儲存設備當中時，通過計算機中的軟件便可進行信息的復制，從而使得集成電路的布局設計被復制為多份。當不具備集成電路的布局規劃信息與圖紙時，想要了解某一電子設備中的集成電路布局狀況，可以對該電子設備進行拆分處理，將內部的集成電路暴露出來，通過照相儀器或掃描儀器進行內部布局信息采集，便可以采集到集成電路的布局信息。這種信息的采集可以極大的降低集成電路設計者的工作難度與工作量。在表現形式的非任意性上，集成電路在原材料的使用，元件的基本參數，工藝技術要求等等方面都有極其嚴格的要求。在技術規范與原則上也有一定的套路，因此說，在集成電路的表現形式上，其具有非任意性。
1.3 以電磁爐為例的集成電路
此處以電磁爐的集成電路為例進行簡單分析。SM16312集成電路主要控制電磁爐中的顯示屏部分。通過中央處理器的控制將電信號轉化為數據信號，進行編碼轉化顯示在顯示屏當中。且當電磁爐的集成電路出現問題進行更換時，需要注意的問題更多，首先便要保證維修環境的整潔，防止環境中污染物的影響使得電磁爐的顯示屏部位出現問題。由集成電路控制的顯示屏燈管比較脆弱，電路維修時操作手段的不當會使得燈管破碎或傳輸導線的斷裂。進行導線焊接時，時間不可過長，否則容易導致電路控制的顯示屏部位完全損壞。
2 集成電路布圖設計的知識保護
2.1 對集成電路布圖設計進行保護的意義
之所以對于集成電路布局設計進行保護，是因為布圖設計是腦力勞動者腦力創作的成果與智慧的結晶。集成電路布圖屬于電子產業中專業要求較高的行業，如果不具備高端的專業知識與專業素養就無法進行集成電路的布圖設計。在設計者進行布圖設計的過程中，設計人員要對電路中的各個元件有詳細而充分的了解，在進行布圖設計時，既要考慮到固有的一些設計規定與功能布局，還要充分發揮設計者的創造力，只有將這兩點進行有機的結合，才能夠創造出優秀的集成電路布圖。由于電路布圖的這種設計是一種無形的資產，只能通過有形的載體進行信息承載才能夠被人們了解。所以要對這種無形的設計進行產權保護，才能夠在最大程度上保證布圖設計者的權益不受到侵害。在創造性與實用性上，由于集成電路的布圖需要腦力的勞動，一旦創造出獨特的且信息處理迅速的電路布圖設計則會產生巨大的經濟效益，且有可能會對電子行業的進步與革新產生較大的影響，因此需要進行知識產權保護。
2.2 集成電路布圖設計保護模式選擇
對集成電路布圖設計進行保護，就需要依靠法律的力量。國家制定了相應的《關于保護集成電路知識產權條約》。其中對于集成電路的保護就有明確的規定，既要求布局設計自身是由設計者自身進行獨立的思維創造或與其他人共同合作進行創造進而得到的成果。對于那些根據別人的集成電路布局設計進行模仿或復制的布局設計，不但不對其進行法律保護，還要追究其法律責任。由于集成電路布圖設計涉及到原創性，創造性與新穎性這三個方面，因此，知識產權在對其進行保護時，既要保護到成果作品自身，還要對其中蘊含的創新點與思維創造部分進行保護，這有這樣，才能對與集成電路布圖設計進行充分的保護，進而保護設計者的智力成果與財產安全。
2.3 集成電路布圖設計專有權設計
對于集成電路布圖設計的專有權進行保護，需要對主體，客體以及內容這三方面進行保護。在主體保護方面，涉及到布圖設計的設計者，這既包括設計者自身與在思維創造過程中一同參與的合作者，還包括布圖設計的相關法人與組織，另外，相關的可以享受該成果的權利委托人也是保護主體之一。而保護的客體，指的則是設計者創造出的具備思維創造性的布圖設計。對于集成電路布圖設計的內容保護既是對于設計專有權的具體權能進行保護。具體包括有復制權，商業利用權。
3 結語
當今世界，隨著科學技術的迅速發展，電子科技迎來了蓬勃的發展機遇，在短短的幾十年時間內，電子行業發展到了一個前所未有的高度。集成電路是以半導體材料為基礎的，由多個元件進行線路連接，設置在基片之上，以達到一定功能的電子產品。本文通過對集成電路布圖設計進行概述，并對集成電路布圖設計的知識保護進行分析，從而促進我國的集成電路事業的發展，使我國的電子產業趕上時代潮流。
參考文獻
[1]蔣黎.集成電路布圖設計法律保護研究[D].吉林大學，2013.
關鍵詞：集成電路；布圖設計；保護
現代信息技術以計算機技術為基礎，分為軟件技術和硬件技術。在硬件技術中,集成電路技術則是最為重要的核心技術。早在20世紀70年代末,美國就曾有人斷言："像現在OPEC(石油輸出國組織)左右世界一樣,將來掌握了半導體技術的國家將左右整個世界。"正因為如此,各國對于集成電路的開發都給予了足夠的重視。但與此同時,也有一些廠商采取非法手段獲取他人技術秘密或者仿制他人產品,以牟取暴利。我國政府曾積極參與起草世界知識產權組織《關于集成電路的知識產權條約》（以下簡稱條約）,并努力促成了該條約通過。中國加入世界貿易組織后,《與貿易有關的知識產權協議》（以下簡稱TRIPS）就對中國有了約束力,其中也包括集成電路知識產權的法律保護。
一、條約的主要內容
1、保護對象
保護對象為集成電路布圖設計。受保護的布圖設計必須具備原創性。條約中所規定的原創性不同于著作權法中的原創性，條約就此作了專門解釋。具有原創性的布圖設計，即"該布圖設計是創作者自己的智力勞動成果，并且在其創作時在布圖設計的創作者和集成電路制造者中不是常規設計"。
2、布圖設計權利人的有關權利
（1）復制權
復制受保護的布圖設計的全部或其任何部分，無論是否將其結合到集成電路中。
（2）進口、銷售或者以其它方式供銷
為商業目的進口、銷售或者以其它方式供銷受保護的布圖設計或者其中含有受保護的布圖設計的集成電路。
3、布圖設計權利人的有關權利的限制
（1）合理使用
為私人目的或為了分析、評價、研究或者教學而復制受保護的布圖設計，或者在此基礎上創作出新的具有原創性的布圖設計的行為不視為侵權，也不需要權利人許可。
（2）反向工程
第三者在評價或分析受保護的布圖設計的基礎上，創作符合第三條第（二）款規定的原創性條件的布圖設計（拓樸圖）（"第二布圖設計（拓樸圖"））的，該第三者可以在集成電路中采用第二布圖設計（拓樸圖），或者對第二布圖設計（拓樸圖）進行第（一）款所述的行為，而不視為侵犯第一布圖設計（拓樸圖）權利持有人的權利。
（3）非自愿許可
《關于集成電路知識產權條約》規定，任何締約方均可在其立法中規定其行政或者司法機關有可能在非通常的情況下，對于第三者按商業慣例經過努力而未能取得權利持有人許可并不經其許可而進行復制、進口、銷售等行為，授予非獨占許可（非自愿許可）。
（4）善意侵權
《條約》規定，對于采用非法復制的布圖設計（拓撲圖）的集成電路而進行的該款所述的任何行為，如果進行或者指示進行該行為的人在獲得該集成電路時不知道或者沒有合理的依據知道該集成電路包含有非法復制的布圖設計（拓撲圖），任何締約方沒有義務認為上述行為是非法行為。
（5）權利用盡
《條約》的權利用盡條款規定，任何締約方可以認為，對由權利持有人或者經其同意投放市場的受保護的布圖設計（拓撲圖）或者采用該布圖設計（拓撲圖）的集成電路，未經權利持有人的許可而進行該款所述的任何行為是合法行為。
4、國民待遇原則
即任何一個締約國在布圖設計的知識產權保護方面給予與國國民待遇，也同樣給予其他締約國的國民。
5、布圖設計保護期限
條約規定保護集成電路布圖設計的最低期限為8年。
6、保護形式
締約國可以通過專門法律或者通過關于著作權法、專利法，禁止不正當競爭的法律，或者通過上述法律的結合來保護集成電路布圖設計。
7、爭議的解決
通過協商或者其他方式使有爭議的締約國之間達成和解，若不能和解，則由締約國大會召集專家小組，由該小組起草解決爭議的參考性報告，大會基于小組報告和對條約的解釋，向爭議各方提出建議。
8、保留
條約第13條規定：對本條約不得做任何保留。
二、TRIPS有關集成電路布圖設計的規定
與條約相比，TRIPS對集成電路布圖設計的保護更加嚴格，主要表現在以下幾個方面：
1、保護范圍擴大
締約方應將未經權利人同意而進行的下述行為認作是非法行為 ，即為了商業目的而進口、出售、或銷售受到保護的布圖設計，一種采用了受到保護的布圖設計的集成電路，或者一種采用了上述集成電路的產品，只要它仍然包括一個非法復制的布圖設計。
2、善意侵權要付費
善意侵權人接到足夠清楚的通知，被告知該布圖設計是非法復制的之后，侵權人對于在此之前已經獲得的庫存件或預定件可以進行上述行為中的任何一種，但是卻有義務向權利所有者支付一定的費用。
3、保護期限延長
布圖設計的保護期限不得短于自注冊申請日起或者自在世界上任何地方進行的首次商業性使用之日起的10年。
如果締約方不要求以注冊作為提供保護的條件，對布圖設計的保護期限不得短于自在世界上任何地方進行的首次商業性使用之日起的10年。
三、集成電路布圖設計不能用專利法、著作權法保護的原因
1、集成電路布圖設計不能用專利法保護的原因
無論在哪個國家,其專利法都要求受保護的技術方案必須具備實用性、新穎性和創造性。集成電路產品對于實用性和新穎性要求都不會有太大問題,問題的癥結在于創造性。
（1）集成電路的制造者和使用者,在通常情況下最為關心的是集成電路的集成度或者集成規模的大小，如果就這種產品作為一個整體去申請專利,未必都能通過創造性審查。
（2）在集成電路設計中常常采用一些現成的單元電路進行組合。而在專利審查中,組合發明要通過創造性審查,必須取得對該發明創造所屬技術領域的普通技術人員來說是預先難以想到的效果。
確實具備創造性的集成電路產品仍可申請專利以尋求保護。
2、集成電路布圖設計不能用著作權法保護的原因
用著作權法保護集成的電路布圖設計的難度有：
（1）集成電路布圖設計的價值主要體現在實用功能上,這已超出著作權法所保護的范圍。
（2）著作權法對所保護的對象沒有新穎性和創造性要求,這種保護模式不利于技術進步和創新。
（3）依照著作權法,實施"反向工程"的行為將被禁止。未經著作權人同意,任何人不得隨意復制他人作品。
3、集成電路布圖設計不能用其它知識產權法保護的原因
在現有的知識產權法框架中,還有實用新型法、外觀設計法、商標法、反不正當競爭法、商號或企業名稱保護法、原產地名稱保護法等，在現有的諸多知識產權法律門類中,實用新型法雖然是保護技術產品的法律,但是絕大多數國家和地區(法國、澳大利亞等國除外)的法律都要求受保護的實用新型都必須是具備固定形狀或者結構的產品；有的還要求實用新型也必須具備創造性。而集成電路產品的創新點往往并不體現在產品的外在結構和形狀上，故從總體上看實用新型法似乎并不適合集成電路的保護。
外觀設計法所保護的是產品的新穎外觀。外觀設計法的保護對象決無任何技術成分可言。
商標法所保護的只是特定標記與特定產品間的聯系。很顯然這不是集成電路保護所討論的問題。對于集成電路而言,權利人還可將其商標使用在布圖設計上。
參考文獻：
[1]世界知識產權組織.知識產權縱橫談[M].北京:世界知識出版社,1992.
[2]吳漢東.知識產權法[M].北京:北京大學出版社,2002.
[3]劉月娥,劉曼朗.市場經濟與知識產權保護[M].北京:專利文獻出版社,1995.
[4]爭成思.知識產權論[M].北京:法律出版社,2003.
【關鍵詞】集成電路 設計方法 IP技術
基于CMOS工藝發展背景下，CMOS集成電路得到了廣泛應用，即到目前為止，仍有95%集成電路融入了CMOS工藝技術，但基于64kb動態存儲器的發展，集成電路微小化設計逐漸引起了人們關注。因而在此基礎上，為了迎合集成電路時代的發展，應注重在當前集成電路設計過程中從微電路、芯片等角度入手，對集成電路進行改善與優化，且突出小型化設計優勢。以下就是對集成電路設計與IP設計技術的詳細闡述，望其能為當前集成電路設計領域的發展提供參考。
1 當前集成電路設計方法
1.1 全定制設計方法
集成電路，即通過光刻、擴散、氧化等作業方法，將半導體、電阻、電容、電感等元器件集中于一塊小硅片，置入管殼內，應用于網絡通信、計算機、電子技術等領域中。而在集成電路設計過程中，為了營造良好的電路設計空間，應注重強調對全定制設計方法的應用，即在集成電路實踐設計環節開展過程中通過版圖編輯工具，對半導體元器件圖形、尺寸、連線、位置等各個設計環節進行把控，最終通過版圖布局、布線等，達到元器件組合、優化目的。同時，在元器件電路參數優化過程中，為了滿足小型化集成電路應用需求，應遵從“自由格式”版圖設計原則，且以緊湊的設計方法，對每個元器件所連導線進行布局，就此將芯片尺寸控制到最小狀態下。例如，隨機邏輯網絡在設計過程中，為了提高網絡運行速度，即采取全定制集成電路設計方法，滿足了網絡平臺運行需求。但由于全定制設計方法在實施過程中，設計周期較長，為此，應注重對其的合理化應用。
1.2 半定制設計方法
半定制設計方法在應用過程中需借助原有的單元電路，同時注重在集成電路優化過程中，從單元庫內選取適宜的電壓或壓焊塊，以自動化方式對集成電路進行布局、布線，且獲取掩膜版圖。例如，專用集成電路ASIC在設計過程中為了減少成本投入量，即采用了半定制設計方法，同時注重在半定制設計方式應用過程中融入門陣列設計理念，即將若干個器件進行排序，且排列為門陣列形式，繼而通過導線連接形式形成統一的電路單元，并保障各單元間的一致性。而在半定制集成電路設計過程中，亦可采取標準單元設計方式，即要求相關技術人員在集成電路設計過程中應運用版圖編輯工具對集成電路進行操控，同時結合電路單元版圖，連接、布局集成電路運作環境，達到布通率100%的集成電路設計狀態。從以上的分析中即可看出，在小型化集成電路設計過程中，強調對半定制設計方法的應用，有助于縮短設計周期，為此，應提高對其的重視程度。
1.3 基于IP的設計方法
基于0.35μmCMOS工藝的推動下，傳統的集成電路設計方式已經無法滿足計算機、網絡通訊等領域集成電路應用需求，因而在此基礎上，為了推動各領域產業的進一步發展，應注重融入IP設計方法，即在集成電路設計過程中將“設計復用與軟硬件協同”作為導向，開發單一模塊，并集成、復用IP，就此將集成電路工作量控制到原有1/10，而工作效益提升10倍。但基于IP視角下，在集成電路設計過程中，要求相關工作人員應注重通過專業IP公司、Foundry積累、EDA廠商等路徑獲取IP核，且基于IP核支撐資源獲取的基礎上，完善檢索系統、開發庫管理系統、IP核庫等，最終對1700多個IP核資源進行系統化整理，并通過VSIA標準評估方式，對IP核集成電路運行環境的安全性、動態性進行質量檢測、評估，規避集成電路故障問題的凸顯，且達到最佳的集成電路設計狀態。另外，在IP集成電路設計過程中，亦應注重增設HDL代碼等檢測功能，從而滿足集成電路設計要求，達到最佳的設計狀態，且更好的應用于計算機、網絡通訊等領域中。
2 集成電路設計中IP設計技術分析
基于IP的設計技術，主要分為軟核、硬核、固核三種設計方式，同時在IP系統規劃過程中，需完善32位處理器，同時融入微處理器、DSP等，繼而應用于Internet、USB接口、微處理器核、UART等運作環境下。而IP設計技術在應用過程中對測試平臺支撐條件提出了更高的要求，因而在IP設計環節開展過程中，應注重選用適宜的接口，寄存I/O，且以獨立性IP模塊設計方式，對芯片布局布線進行操控，簡化集成電路整體設計過程。此外，在IP設計技術應用過程中，必須突出全面性特點，即從特性概述、框圖、工作描述、版圖信息、軟模型/HDL模型等角度入手，推進IP文件化，最終實現對集成電路設計信息的全方位反饋。另外，就當前的現狀來看，IP設計技術涵蓋了ASIC測試、系統仿真、ASIC模擬、IP繼承等設計環節，且制定了IP戰略，因而有助于減少IP集成電路開發風險，為此，在當前集成電路設計工作開展過程中應融入IP設計技術，并建構AMBA總線等，打造良好的集成電路運行環境，強化整體電路集成度，達到最佳的電路布局、規劃狀態。
3 結論
綜上可知，集成電路被廣泛應用于計算機等產業發展領域，推進了社會的進步。為此，為了降低集成電路設計風險，減少開發經費，縮短開發時間，要求相關技術人員在集成電路設計工作開展過程中應注重強調對基于IP的設計方法、半定制設計方法、全定制設計方法等的應用，同時注重引入IP設計技術理念，完善ASIC模擬、系統測試等集成電路設計功能，最終就此規避電路開發中故障問題的凸顯，達到最佳的集成電路開發、設計狀態。
參考文獻
[1]肖春花.集成電路設計方法及IP重用設計技術研究[J].電子技術與軟件工程，2014，12（06）：190-191.
[2]李群，樊麗春.基于IP技術的模擬集成電路設計研究[J].科技創新導報，2013，12（08）：56-57.
[3]中國半導體行業協會關于舉辦“中國集成電路設計業2014年會暨中國內地與香港集成電路產業協作發展高峰論壇”的通知[J].中國集成電路，2014，20（10）：90-92.
甲乙雙方為集成電路試制事宜，特立本合約，并同意條件如下：
第一條 ：標的物：委托芯片名稱_________（icno._________），甲方同意由乙方代尋適合之代工廠，就標的物進行集成電路試制。
第二條 ：功能規格確認
一、甲方完成本設計案之各項設計及驗證后，應將本產品之布圖（layout）交由乙方進行集成電路制作之委托事宜。
二、甲方的布圖（layout）資料，概以甲方填寫之tapeoutform為依據，進行光罩制作。乙方不對甲方之布局圖（layout）作任何計算機軟件輔助驗證。
三、標的物之樣品驗證系以乙方委托之晶圓代工廠標準的晶圓特性測試（wat）值為準，甲方不得作特殊要求。
四、如甲方能證明該樣品系因乙方委托之代工廠制程上之誤失，致不符合參數規格范圍，雖通過代工廠標準的晶圓特性測試，仍視為不良品。
第三條 ：樣品試制進度
一、甲方須于委托制作申請單中注明申請梯次，若有一方要求變更制作梯次，需經雙方事前書面同意后始可變更。
二、原案若有因不可歸責乙方之事由或不可抗力之情事，致無法如期交貨，乙方應于事由發生時，盡速通知甲方，由雙方另行議定交貨期限。
第四條 ：樣品之確認
一、樣品之確認以第二條之第二及三款之規定為依據，甲方不得對電氣特性提出額外的樣品確認標準，若因甲方之布局圖（layout）與tapeoutform不符，而致試制樣品與甲方規格不符，因此所生損失概由甲方負責。
二、甲方應于收到標的物試制樣品后肆拾伍日之內完成樣品之測試。若該樣品與甲方于委托制作申請單及tapeoutform中指定不符，且甲方能證明失敗之樣品是緣由制程之缺失所造成，甲方應于肆拾伍日之測試期限內以書面向乙方提出異議。如甲方未于此肆拾伍日之期限內向乙方提出異議，則視為樣品已為甲方所確認。
三、乙方應于收到甲方所提之異議書拾伍個工作日內，將該異議交由第三公正單位評定。若甲方所提出之異議經評定，其系可歸責予乙方時，乙方應要求代工廠重新制作樣品。新樣品之測試與確認，仍依本合約第二條第二、三及四款規定行之。除本項規定重新制作之外，甲方對乙方不得為任何其它賠償之請求。
四、如新樣品仍與甲方指定之規格不符，則甲方得要求終止合約。惟甲方不得向乙方索回已付予乙方之費用，且不得就本合約對乙方為任何損害賠償請求，乙方亦不得向甲方請求任何除已付費用外之補償。
第五條 ：試制費用試制費用依乙方訂定之計費標準為準。
第六條 ：付款方式
一、甲方填送委托制作申請單、委托制作集成電路合約書及tapeoutform電子文件，連同擬下線的布局檔案資料傳送至乙方，并由乙方寄送芯片制作繳款通知函予甲方。
人們觀念中的山寨產品并不尊重知識產權，存在低價，質量低劣，只做到形似神不似，功能與正版差距很大的這些元素。事實上“山寨”一詞并沒有準確的定義，并經不起推敲。因此并不能將所有的反向工程后獲得的模仿技術的行為歸于此類。對外經貿大學國際經貿學院國際商務研究中心主任王健曾為“山寨”正名，他認為“山寨”產品只是一個噱頭，僅僅是一種營銷方式，仔細對比，很多被“山寨”的產品，與正版產品形似神不似，從軟件硬件來看，均未侵犯知識產權，事實上很多“山寨”都不侵權。
反向工程的合法認定
反向工程的利用是不是構成侵權，浙江廣誠律師事務所趙小雷律師就法理與實踐的方面對此進行了分析。他認為，在自2007年2月1日起施行的《最高人民法院關于審理不正當競爭民事案件應用法律若干問題的解釋》（以下簡稱《解釋》）的第十二條，通過自行開發研制或者反向工程等方式獲得的商業秘密，不認定為《反不正當競爭法》第十條第（一）、（二）項規定的侵犯商業秘密行為。前款所稱“反向工程”，是指通過技術手段對從公開渠道取得的產品進行拆卸、測繪、分析等而獲得該產品的有關技術信息。當事人以不正當手段知悉了他人的商業秘密之后，又以反向工程為由主張獲取行為合法的，不予支持。
根據《反不正當競爭法》規定，商業秘密是指不為公眾所知悉、能為權利人帶來經濟利益、具有實用性并經權利人采取保密措施的技術信息和經營信息。這里第一個構成要件就是“不為公眾所知悉”。最高人民法院《關于審理不正當競爭民事案件應用法律若干問題的解釋》（法釋〔2007〕2號）規定，所謂“不為公眾所知悉”是指有關信息不為其所屬領域的相關人員普遍知悉和容易獲得。但是具有下列情形之一的，可以認定有關信息不構成不為公眾所知悉，也就是說這些信息已經為公眾所知悉，不構成商業秘密：（一）該信息為其所屬技術或者經濟領域的人的一般常識或者行業慣例；（二）該信息僅涉及產品的尺寸、結構、材料、部件的簡單組合等內容，進入市場后相關公眾通過觀察產品即可直接獲得；（三）該信息已經在公開出版物或者其他媒體上公開披露；（四）該信息已通過公開的報告會、展覽等方式公開；（五）該信息從其他公開渠道可以獲得；（六）該信息無需付出一定的代價而容易獲得。上述對此做出了規定，從法條上看如果通過正規途徑運用反向工程獲悉的商業秘密不屬于侵犯商業秘密的行為。
另外通過正規途徑運用反向工程獲得的商業秘密運用到相關產品中不構成侵權，但其中有兩點需要注意：第一，如果通過正規途徑獲取的是獲得國家專利的商業秘密，按照法條獲得國家專利的商業秘密也是商業秘密，所以也不構成侵犯商業秘密的行為，但按《專利法》第十一條：發明和實用新型專利權被授予后除本法另有規定的以外，任何單位或個人未經專利權人許可，都不得實施其專利，即不得為生產經營目的制造、使用、許諾銷售、進口其專利產品或使用其專利方法以及使用許諾銷售、銷售、進口依照該專利方法直接獲得的產品，外觀設計專利被授予后，任何單位或者個人未經專利權人許可，都不得實施其專利，即不得為生產經營目的制造銷售、進口其外觀設計專利產品。因此，雖構不成侵犯商業秘密的行為，但如以生產經營為目的，將相關商業秘密應用到產品中去即違反《專利法》。所以結合《解釋》和《專利法》可以理解為通過正規途徑和反向工程獲得的未獲得專利的商業秘密并將以生產經營為目的應用相關商業秘密的行為是不合法的。
這里有一點需要強調的是《專利法》第五十條：一項取得專利權的發明或者實用新型比前已經取得專利權的發明或者實用新型具有顯著經濟意義的重大技術進步，其實施又有賴于前一發明或者實用新型的實施的，國務院專利行政部門根據后一專利權人的申請，可以給予實施前一發明或者使用新型的強制許可。在依照前款規定給予強制許可的情形下，國務院專利行政部門根據前一專利權人的申請，也可以給予實施后一發明或者實用新型的強制許可。《解釋》第十二條可以說是對《專利法》第五十條的具體操作的規定，即是在未經專利權人的許可的情況下，第三人可以通過正規途徑的反向工程獲知專利技術的商業秘密，在此基礎上去進行技術革新，如果這種技術革新具有顯著經濟意義的重大技術進步，法律即規定其合法性。所以我們在某種程度上可以理解《解釋》第十二條與《專利法》第五十條存在著一定的穩定的必然關系。
第二，如果通過正規途徑運用反向工程獲取的是獲得國家專利的外觀設計專利權的產品商業秘密，通過對以上法條的解釋，獲得的商業秘密行為不是侵犯商業秘密的行為。《專利法》中對什么樣的情況下構成侵犯外觀設計專利權的規定也不是很明確。
一般可以認為，私權之間所形成的“禁止條款”與反向工程豁免公共政策相違背，構成商業秘密權利濫用，因此該禁止條款效力理應不予認可。換言之，在商業秘密法保護中，商業秘密權利人無權阻止社會公眾通過反向工程這一正當手段對其商業秘密信息的獲取（法律或者行政法規對于某些客體如計算機軟件禁止反向工程的，依照有關法律或者行政法規的規定處理），除非技術權利人申請專利保護。當然，在適用反向工程豁免時，其中已知產品必須是以正當和誠實的方式獲得的，例如從公開市場購買、公共領域獲得，方可豁免。
反向工程知識產權訴訟的手段
反向工程推動技術的不斷進步，技術進步又會促進反向工程，而作為知識產權的所有者，既要發展技術，利用反向工程，又要對其知識產權進行保護。因此對反向工程又有諸多的限制。
反向工程在司法解釋中被定義為，通過技術手段對從公開渠道取得的產品進行折卸、測繪、分析等而獲得該產品的有關技術信息。為避免該條款被濫用，司法解釋同時規定：“當事人以不正當手段知悉了他人的商業秘密之后，又以反向工程為由主張獲取行為合法的，不予支持。”
中國開源軟件推進聯盟專家委員會陳偉博士告訴本刊記者，就集成電路芯片而言，由于布圖設計的全部圖形分別存在于集成電路表面下不同深度處，所以實際中多采用逐層剝蝕，再用顯微攝影技術將其拍攝下來，測出其尺寸即可復制出全套布圖設計。反向工程的方法在集成電路工業的發展中起著巨大的作用，世界各國廠商無不采用這種方法來了解別人產品的發展，如果嚴格禁止這種行為，便會對集成電路技術的進步造成影響，所以各國在立法時都在一定條件下將此視為一種侵權的例外。為了教學、分析和評價布圖設計中的概念、技術或者布圖設計中采用的電路、邏輯結構、元件配置而復制布圖設計以及在此基礎上將分析評價結果應用于具有原創性的布圖設計之中，并據此制造集成電路，均不視為侵權。但是，單純地以經營銷售為目的而復制他人受保護的布圖設計而生產集成電路，應視為侵權行為。
據陳偉分析，計算機軟件反向工程的合法性，一直是計算機軟件知識產權保護中爭議較大的問題。到目前為止，尚無任何國家在其軟件保護法中允許對軟件實施反向工程的行為。因為軟件作為一種技術產品要考慮到產品的兼容性，所以絕對禁止反向工程行為可能影響軟件技術的發展。
反向工程可能會被誤認為是對知識產權的嚴重侵害，但是在實際應用上，反而可以成為知識產權所有者保護中的一把利劍。例如在集成電路領域和軟件領域，如果懷疑某公司侵犯知識產權，可以利用反向工程技術來尋找證據。
關鍵詞：EDA技術 電子工程
1、EDA技術的基本概念
EDA是電子設計自動化（Electronic Design Automation）的縮寫，是從CAD（計算機輔助設汁）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發展而來的。EDA技術是以計算機為工具，集數據庫、圖形學、圖論與拓撲邏輯，計算數學，優化理論等多學科最新理論于一體，是計算機信息技術、微電子技術、電路理論、信息分析與信號處理的結晶。
2 、EDA技術的發展過程
EDA技術的發展過程反映了近代電子產品設計技術的一段歷史進程，大致分為3個時期。
1）初級階段：早期階段即是CAD（Computer Assist Design）階段，大致在20世紀70年代，當時中小規模集成電路已經出現，傳統的手工制圖設計印刷電路板和集成電路的方法效率低、花費大、制造周期長。人們開始借助于計算機完成印制電路板-PCB設計，將產品設計過程中高重復性的繁雜勞動如布圖布線工作用二維平砸圖形編輯與分析的CAD工具代替，主要功能是交互圖形編輯，設計規則檢查，解決晶體管級版圖設計.PCB布局布線、門級電路模擬和測試。
2）發展階段：20世紀80年代是EDA技術的發展和完善階段，即進入到CAE（Computer Assist Engineering Design）階段。由于集成電路規模的逐步擴大和電子系統的日趨復雜，人們進一步開發設計軟件，將各個CAD工具集成為系統，從而加強了電路功能設計和結構設計，該時期的EDA技術已經延伸到半導體芯片的設汁，生產出可編程半導體芯片。
3）成熟階段：20世紀90年代以后微電子技術突飛猛進，一個芯片上可以集成幾百萬、幾千萬乃至上億個晶體管，這給EDA技術提出了更高的要求，也促進了EDA技術的大發展。各公司相繼開發出了大規模的EDA軟件系統，這時出現了以高級語言描述、系統級仿真和綜合技術為特征的EDA技術。
3、 EDA技術的特點
EDA技術代表了當今電子設計技術的最新發展方向，它的基本特征是采用高級語言描述，即硬件描述語言HDL（Hard ware Description Language），就是可以描述硬件電路的功能。信號連接關系及定時關系的語言。
1）現代化EDA技術大多采用“自頂向下（Top-Down）”的設計程序，從而確保設計方案整體的合理和優化，避免“自底向上（Bottom-up）”設計過程使局部優化，整體結構較差的缺陷。
2）HDL給設計帶來很多優點：①語言公開可利用；⑦語言描述范圍寬廣；③使設計與工藝無關；④可以系統編程和現場編程，使設計便于交流、保存，修改和重復使用，能夠實現在線升級。
3）自動化程度高，設計過程中隨時可以進行各級的仿真、糾錯和調試，使設計者能早期發現結構設計上的錯誤，避免設計工作的浪費，同時設計人員可以拋開一些具體細節問題，從而把主要精力集中在系統的開發上，保證設計的高效率、低成本，且產品開發周期短、循環快。
4）可以并行操作，現代EDA技術建立了并行工程框架結構的工作環境。從而保證和支持多人同時并行地進行電子系統的設計和開發。
4、EDA技術的作用
4.1驗證電路設計方案的正確性
設計方案確定之后，首先采用系統仿真或結構模擬的方法驗證設計方案的可行性，這只要確定系統各個環節的傳遞函數（數學模型）便可實現。仿真之后對構成系統的各電路結構進行模擬分析，以判斷電路結構設計的正確性及性能指標的可實現性。這種量化分析方法對于提高工程設計水平和產品質量，具有重要的指導意義。
4.2電路特性的優化設計
元器件的容差和工作環境溫度將對電路的穩定性產生影響。傳統的設計方法很難對這種影響進行全面的分析，也就很難實現整體的優化設計。EDA技術中的溫度分析和統計分析功能可以分析各種溫度條件下的電路特性，便于確定最佳元件參數、最佳電路結構以及適當的系統穩定裕度，真正做到優化設計。
4.3實現電路特性的模擬測試
電子電路設計過程中，大量的工作是數據測試和特性分析。但是受測試手段和儀器精度所限，測試問題很多。采用EDA技術后，可以方便地實現全功能測試。
5、EDA技術的軟件
l）EWB（Electronics Workbench）軟件。EWB是基于PC平臺的電子設計軟件，由加拿大Interactive Image Technologies Ltd。軟件具有以下特點：①集成化工具：一體化設計環境可將原理圖編輯、SPICE仿真和波形分析、仿真電路的在線修改、選用虛擬儀器、借助14種分析工具輸出結果等操作在一個集成系統中完成。②仿真器：交互式32位SPICE強化支持自然方式的模擬、數字和數／模混合元件。自動插入信號轉換界面，支持多級層次化元件的嵌套，對電路的大小和復雜沒有限制。③原理圖輸入：鼠標點擊一拖動界面，點一點自動連線。分層的工作環境，手工調整元器件時自動重排線路，自動分配元器件的參考編號，對元器件尺寸大小沒有限制。④分析：虛擬測試設備能提供快捷、簡單的分析。可以在線顯示圖形并具有很大的靈活性。⑤設計文件夾：同時儲存所有的設計電路信息，包括電路結構、SHCE參數、所有使用模型的設置和拷貝。全部存放在一個設計文件中，便于設計數據共享以及丟失或損壞的數據恢復。⑥接口：標準的SPICE網表，既可以輸入其他CAD生成的SHCE網絡連接表并行成原理圖供EWB使用，也可以將原理圖輸出到其他PCS工具中直接制作線路板。
2）PROTEL軟件。廣泛應用的Prote199主要分為兩大部分：用于電路原理圖的設計原理圖設計系統（Advanced Schematic）和用于印刷電路板設計的印刷電路板設計系統（Advanced PCB）。
電子技術的發展變化必然給板級設計帶來許多新問題和新挑戰。首先,由于高密度引腳及引腳尺寸日趨物理極限,導致低的布通率;其次,由于系統時鐘頻率的提高,引起的時序及信號完整性問題;第三,工程師希望能在PC平臺上用更好的工具完成復雜的高性能的設計。由此,我們不難看出,PCB板設計有以下三種趨勢:
高速數字電路(即高時鐘頻率及快速邊沿速率)的設計成為主流。
產品小型化及高性能必須面對在同一塊PCB板上由于混合信號設計技術(即數字、模擬及射頻混合設計)所帶來的分布效應問題。
設計難度的提高,導致傳統的設計流程及設計方法,以及PC上的CAD工具很難勝任當前的技術挑戰,因此,EDA軟件工具平臺從UNIX轉移到NT平臺成為業界公認的一種趨勢。
(二)、高頻電路布線技巧
高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須的,也是 降低干擾的有效手段.
高頻電路器件管腳問的引線彎折越少越好.高頻電路布線的引線最好采用全 直線,需要轉折,可用45°折線或圓弧轉折,這種要求在低頻電路中僅僅用于 提高銅箔的固著強度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對 外的發射和相互問的耦合.
高頻電路器件管腳的引線越短越好.
高頻電路器件管腳問的引線層問交替越少越好.也即元件連接過程中所用的 過孔(Via)越少越好.據測,一個過孔可帶來約0.5pF的分布電容,減少過孔數 能顯著提高速度.
高頻電路布線,要注意信號線近距離平行走線所引入的串擾,若無法避免平行分布,可在平行信號線的反面布置大面積地來大幅度減少干擾.同一層內的平 行走線幾乎無法避免,但是在相鄰的兩個層走線的方向務必取為相互垂直.
對特別重要的信號線或局部單元實施地線包圍的措施.
各類信號線走線不能形成環路,地線也不能形成電流環路.
每個集成電路塊(IC)的附近應設置至少一個高頻退耦電容,退耦電容盡量靠近器件的Vcc.
模擬地線(AGND)、數字地線(DGND)等接往公共地線時要采用高頻扼流這一環節.在實際裝配高頻扼流環節時用的往往是中心穿有導線的高頻鐵氧體磁珠,可在原理圖中把它當做電感,在PCB元件庫中單獨為它定義一個元件封裝,布線前把它手工移動到靠近公共地線匯合的合適位置上.
(三)、PCB中電磁兼容性(EMC)設計方法
PCB的基材選擇及PCB層數的設置、電子元件選擇及電子元件的電磁特性、元件布局、元件問互連線的長寬等都制約著PCB的電磁兼容性.PCB上的集成電路芯片(IC)是電磁干擾(EMI)最主要的能量來源.常規的電磁干擾(EMI)控制技術一般包括:元器件的合理布局、連線的合理控制、電源線、接地、濾波電容的合理配置、屏蔽等抑制電磁干擾(EMI)的措施都是很有效的,在工程實踐中被廣泛應用.
1.高頻數字電路PCB的電磁兼容性(EMC)設計中的布線規則
高頻數字信號線要用短線,一般小于2inch(5cm),且越短越好.
主要信號線最好集中在PCB板中心.
時鐘發生電路應在PCB板中心附近,時鐘扇出應采用鏈或并聯布線.
電源線盡可能遠離高頻數字信號線或用地線隔開,電源的分布必須是低感應的(多路設計).多層PCB板內的電源層與地層相鄰,相當于一個電容,起到濾波作用.同一層上的電源線和地線也要盡可能靠近.電源層四周銅箔應該比地層縮進20倍于兩個平面層之間距離的尺寸,以確保系統有更好的EMC性能.地平面不要分割,高速信號線如果要跨電源平面分割,應該緊靠信號線放置幾個低阻抗的橋接電容.
輸入輸出端用的導線應盡量避免相鄰平行.最好加線間地線,以免發生反饋耦合.
當銅箔厚度為50um、寬度為1-1.5mm時,通過2A的電流,導線溫度<3℃.PCB板的導線盡可能用寬線,對于集成電路,尤其是數字電路的信號線,通常選用4mil-12mil導線寬度,電源線和地線最好選用大于40mil的導線寬度.導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定,通常選用4mil以上的導線間距.為減小導線間的串擾,必要時可增加導線間的距離,安插地線作為線間隔離.
在PCB板的所有層中,數字信號只能在電路板的數字部分布線,模擬信號只能在電路板的模擬部分布線.低頻電路的地應盡量采用單點并聯接地,實際布線有因難時可部分串聯后再并聯接地.實現模擬和數字電源分割,布線不能跨越分割電源之間的間隙,必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上.
在PCB中由電源和地造成的電磁兼容性問題主要有兩種,一種是電源噪聲,另一種是地線噪聲.根據PCB板電流的大小,盡量加大電源線寬度,減小環路電阻.同時,使電源線、地線的走向和數據傳遞的方向一致,這樣有助于增強抗噪聲能力.目前,電源和地平面的噪聲只能通過對原型產品的測量或由有經驗的工程師憑他們的經驗把退耦電容的容量設定為默認的值.
2.高頻數字電路PCB的電磁兼容性(EMC)設計中的布局規則
電路的布局必須減小電流回路,盡可能縮短高頻元器件之間的連線,易受干擾的元器件距離不能太近,輸入和輸出元件應盡量遠離.
按照電路的流程安排各個功能電路單元的位置,使布局便于信號流通,并使信號盡可能保持一致的方向.
以每個功能電路的核心元件為中心,圍繞它來進行布局.元器件應均勻、整齊、緊湊地排列在PCB上,盡量縮短各元器件之間的引線連接.
將PCB分區為獨立的合理的模擬電路區和數字電路區,A/D轉換器跨分區放置.
PCB電磁兼容設計的常規做法之一是在PCB板的各個關鍵部位配置適當的退耦電容.
(四)、信號完整性(SI)分析
信號完整性(Signal Integrity)簡稱SI,指信號在信號線上的質量,是信號在電路中能以正確的時序和電壓作出響應的能力.
集成電路芯片(IC)或邏輯器件的開關速度高,端接元件的布局不正確或高速信號的錯誤布線等都會引起如反射(reflection)、串擾(crosstalk)、過沖(overshoot)、欠沖(undershoot)、振鈴(ringing)等信號完整性問題,從而可能使系統輸出不正確的數據,電路工作不正常甚至完全不工作.
PCB的信號完整性與設計
由于自主性實驗需要學生獨立、系統的完成實驗任務，需要耗費較多時間，如果實驗題目不能引起學生們的興趣，他們是不會花費精力和時間的。因此，選題是一個很重要的環節。
二、實驗內容安排要有利于培養學生的創新能力
基礎實驗采用TDS－2數字電路實驗系統，使用小規模集成電路(SSI)是資源密度僅幾個門的集成邏輯門，如與門、或門、異或門和觸發器等;中規模集成電路(MSI)是資源密度僅幾十個門或幾百個門的標準功能模塊，如計數器，寄存器、譯碼器、數據選擇器。綜合實踐平臺采用GW48－SOPC實驗系統，使用Altera公司的超大規模通用可編程邏輯器件PLD(ProgrammableLogicDevice)，資源密度在上千門至百萬門之間，使數字系統設計從電路級深入到了芯片級，用Al-tera公司的MAX_PlusⅡ或QuartusⅡ，允許學生在印刷線路板上編輯和修改器件邏輯功能，使硬件功能的重構與軟件設計一樣方便。
1．設計準備。學生首先根據任務要求進行設計分析，按系統復雜程度劃分功能單元，然后進行方案論證，權衡系統工作速度、PLD器件資源、產品成本及連線的布通率等，選擇合適的設計方案和性能比高的PLD器件。設計以項目工程的形式進行，新建項目時可指定項目的存放路徑和目錄、設計工程名稱以及最高層設計實體的名稱、指定目標器件的系列和型號，最后工程向導會給出設計報告。
2．設計輸入。學生在編輯器中建立源文件，闡明設計要求。源文件可以是原理圖方式或文本方式。原理圖方式使用邏輯符號組構電路，容易理解與掌握。開發軟件平臺除提供功能強大的各類器件庫外(如邏輯門、觸發器、組合功能部件、時序功能部件、存儲器等)，還允許學生自己建立特殊的器件符號。文本方式是采用硬件描述語言HDL(HardwareDescriptionLanguage)描述電路的輸入、輸出關系及邏輯功能，學生可以不需要熟悉系統的底層電路和PLD的內部結構，通過邏輯描述就能確定設計方案的可行性;
3．分析與綜合。分析與綜合是PLD開發軟件對設計文件進行處理的第一步驟。首先由編譯器分析檢驗設計輸入是否符合規范，包括邏輯規則檢測、網絡連接檢測、信號來源和流向檢測等。比如圖形設計文件中信號線有無漏接、信號有無雙重來源，元件端口屬性是否匹配;文件設計中有無關鍵字、邏輯語法或結構等錯誤。檢驗通過后編譯器對設計文件進行優化和綜合，簡化邏輯方程式以減少設計占用的資源，并綜合成一個網表文件形成系統邏輯模型。
4．功能仿真。功能仿真可驗證系統模型是否滿足設計功能要求。仿真的測試碼或測試序列可以通過建立矢量波形文件、矢量文件和矢量輸出文件設置。其中矢量波形文件以設計文件的輸入、輸出時序波形直接顯示設計對象的邏輯關系，與時序波形圖相似，適用于具有重復狀態變化特征的邏輯函數。在波形編輯器中，一般可以選擇需要觀察的輸入、輸出節點，對輸入信號賦值、改變信號狀態的顯示方式等。只要給定各測試輸入信號的時序關系或邏輯電平，仿真器就以信號波形圖或仿真報告文件的形式給出邏輯仿真結果甚至信號的傳輸時間供設計者分析。如果邏輯功能不符合設計要求，學生可以修改設計直至要求滿足。
5．時序仿真。由于不同器件的不同布局對系統信號延時有不同的影響，因此在器件適配完成后可以進行時序仿真，分析信號傳輸延時，檢查和消除競爭冒險現象，估計系統設計性能。
三、為學生營造一個相互交流的課堂氛圍
課堂是學生實施自己計劃的主戰場，教師不應再去面面俱到的指導學生如何做實驗，而應針對不同學生的不同設計方案和不同問題做一些關鍵性的指導，形成一個以學生自己動手為主．教師引導與點評相結合的啟發式教學模式。遇到問題時需更多的鼓勵學生們自己想辦法解決，教師切忌有問必答，一切包辦代替，否則就失去了自主性實驗的意義。只有這樣才能更加活躍學生的思維，才能真正培養學生分析問題、解決問題的能力。
四、結論
關鍵詞：Reed-Solomon編碼；數字芯片；DVB-T
中圖分類號：TP37 文獻標識碼：A 文章編號：1009-3044（2014）25-5971-03
Reed-Solomon （RS）編碼是歐洲地面數字視頻廣播標準DVB-T中用于糾錯的信道編碼技術。作為DVB-T無線數字基帶接收機的重要組成部分，RS解碼器的設計對芯片的面積、成本和功耗都有影響。在參考文獻[1][2]中，作者對RS解碼器算法進行了描述。隨著集成電路制造工藝的進步，現在28nm CMOS工藝已經成為消費類電子設備芯片的主流。在新的工藝下如何進行RS解碼器設計的優化是一個值得探討的問題。該文針對DVB-T無線數字接收機中的RS解碼器算法和架構進行了研究，在完成RTL設計的基礎上，進行了詳細系統的后端版圖設計與仿真。不僅完成了RS解碼器的芯片設計全流程，而且進行了跨層次的面積和功耗優化。
1 RS解碼的原理和算法
RS解碼數學理論比較繁瑣，其中錯誤位置多項式及估計值多項式的求解成為解碼成功的關鍵。RS 解碼主要步驟如下：1） 求伴隨多項式S（x）；2） 計算錯誤位置多項式及估計值多項式；3） 求錯誤位置；4） 計算錯誤值；5） 完成糾錯。
具體由圖1所示：
2 RS解碼器的RTL實現
譯碼流程主要包括輸入并緩存碼字、計算碼字伴隨式S、計算差錯位置多項式lamda（x）、計算關鍵等式omega（x）、根據lamda（x）和omega（x）計算錯誤位置和錯誤圖樣、糾錯、輸出碼字，這幾個步驟，該文介紹的流水線結構如圖2所示。
RTL設計中，Top層模塊RS_dec依據功能劃分為如下幾個子模塊：input_syndromes、GF_mult_add_syndromes、BM_lamda、lamda_roots、omega_phy、error_correction、transport_in2out、output_stage、DP_RAM、GF_matrix_dec、GF_matrix_ascending_binary。
其中input_syndromes、GF_mult_add_syndromes實現伴隨式計算功能；BM_lamda計算lamda（x）系數；omega_phy計算omega（x）系數；lamda_roots計算lamda（x）方程的根；error_correction實現糾錯過程；transport_in2out完成第二級延時中從mem_in到mem_out的碼字乒乓搬移；output_stage實現第三級延時中輸出正確碼字的過程；GF_matrix_dec為GF（256）有限域數值從power域到decimal域的轉換表，地址位表示在power域的數值大小加1，即地址1到255對應0到254冪次項的decimal域對應值，地址0的對應值為0；GF_matrix_ascending_binary為GF（256）有限域數值從decimal域到power域的轉換表，地址位表示在decimal域的數值大小，地址1到255存儲decimal域1到255所對應的的power數值，地址0存儲數值為255（事實上power域只有0到254冪次項，255冪次等價于0冪次，即255個數。而decimal域有0到255共256的數。Decimal域的0在power域是找不到冪次項與其對應的。這里地址0存儲255的作用是，power域運算時，如果一個運算數是直接從decimal域通過GF_matrix_ascending_binary查表的來的，那么當這個數值是255時，可以確定它事實上是decimal域的0，從而在運算中做一些特殊處理）。系統結構如圖3所示。
3 RS解碼器的芯片后端設計
3.1 流程簡介
數字后端設計基本的流程包括Data Setup（數據庫建立），Design Planning（設計規劃），Placement （布局），Clock Tree Synthesis（時鐘樹綜合），Routing（布線），Chip Finishing（芯片完成優化）這幾個階段。
3.2 數據庫建立
后端設計的第一步就是建立數據庫。只有建立了與網表符合匹配的數據庫，物理設計才能繼續下去。數據建立包括版圖設計與物理庫生成，標準單元模型生成。
版圖設計是建庫的主要工作之一，它與工藝緊密相關。它經過DRC和LVS的檢驗合格后，根據實際情況來建立邏輯單元物理庫。單元庫的各種模型庫建立完成后需要通過EDA工具將數據輸入到設計流程中以驗證它們的一致性和工具的兼容性。為了驗證單元庫質量，設計者通常會利用單元庫設計一些測試電路調用所有邏輯單元進行功能性參數驗證。
邏輯單元分為標準單元，模塊宏單元和輸入輸出單元三種。與單元庫相關的標準數據格式包括以下幾種：電路級，符號級，版圖級，硬件描述語言，物理庫文件，時序庫文件，功耗庫，噪聲庫和其他庫。
3.3 設計規劃
布圖規劃是物理設計的最重要的步驟，一般布圖規劃占用整個物理設計三分之一的時間，布圖規劃的主要內容有：芯片大小的規劃、IO單元的規劃、硬盒的規劃。
布圖規劃的主要內容有：1） 確定芯片的面積；2） 確保時序的收斂；3） 保證芯片的穩定；4） 滿足布線的要求。
3.4 布局
在布局時，將所有宏單元固定，報告忽略的金屬層，報告電源網blockage的布置，查看硬盒和軟核的設置，最后定義時鐘的布線規則。圖4為布局后的版圖。
3.5 時鐘樹綜合
在時鐘樹綜合之前，所有的時鐘引腳都是用一個時鐘源（clock source ）時鐘驅動的，這時，這個資源時鐘被定義被理想時鐘，時鐘樹綜合后，理想時鐘（ideal clock）變成了傳播時鐘此時的傳播時鐘不足以驅動那么多單元，這時它通過插入一級級的時鐘緩沖器驅動。為了迎合時鐘樹的設計規則約束，對時鐘樹很大的設計，可采用時鐘網絡實現較小的時鐘偏差。
本設計側重解決低偏差（skew），我們采用以下優化策略：
1） 合理的clock root和through pin；2） 不要用太大或者太小的clock buf/inv；3） 選用RC最小的金屬層；4） 選用double width clock wire，適當增大clock buf/inv的size；5） 合理的max fanout；6） 合理設置skew大小；7） 合理設置transition time；9） 使用postCTS的CTS_opt；10） 設計clock tree時，直接完成clock net走線。
設置好這些優化策略后，進行時序的優化。
3.6 布線和優化
布線是繼布局和時鐘樹綜合之后的重要物理實施任務，其內容是將分步在芯片核內的模塊、標準單元和輸入輸出借口單元按邏輯關系互聯，要求百分之百地完成它們之間的所有邏輯信號的互連，并為滿足各種約束條件進行優化。超大規模集成電路多層布線采用自動布線方法，它是一種復雜的布線方法，實施過程分為全局布線和詳細布線以及布線修正三個部分來完成。圖5所示為布線優化完成后的RS解碼器電路版圖。
3.7 后端仿真結果
通過ICC后端仿真，從area report中得到芯片總的cell面積為48003um2，芯片的利用率為74.22%.時鐘的周期為1.5ns，表示它的頻率可以達到666Mhz，芯片工作時的功耗為34.9842mw。
4 總結
本文介紹了DVB-T協議中RS解碼器算法流程，通過RTL級的建模、仿真，實現了RS解碼的基本功能，通過后端的時鐘樹設計、布局布線優化，基本完成了RS解碼器芯片硬核的設計。
參考文獻：
[1] 曾德才.基于DVD應用的RS編譯碼器的研究和FPGA實現[D].西安：西北工業大學，2007.
關鍵詞:系統認證;物理設計;FD310S
The Physical Design of An Electronic System Certification Chip
LAI Song-lin
(College of Physics and Information Engineering, Fuzhou Univercity, Fuzhou, Fujian, 350108)
Abstract: In order to prevent illegally cloning of electronic products, the physical design of a system certification chip FD310S which protected the electronic system is introduced. Based on Hua Hong NEC 0.35 μm 1P3M technology, the timing closure design flow of Soc Encounter is used, including floorplan, timing-driven placement, static timing analysis and optimization, clock tree synthesis and timing-driven routing. After achieving timing closure, the connection between a special shape reused I/O pad and the power rings of whole chip are created in Virtuoso environment. The design has successfully passed the DRC (Design Rule Check) and LVS (Layout Versus Schematic).
Keywords: system certification; physical design; FD310S
1引言
目前,電子產品非法克隆、復制,所謂“山寨”現象普遍存在,例如數字機頂盒、GPS導航系統、智能手機等大眾電子產品最易被克隆。一些專業的電子產品仿制公司可以根據客戶所提供的樣板和樣機完成從電路PCB板的抄板、板上加密程序解密復制、功能樣機制作、全套技術資料提取等服務。非法抄板復制嚴重損害了原創產品的利益,導致品牌受損,并造成行業競爭惡化,利潤極低。
通常,技術人員采用軟加密、硬加密或軟硬件結合的方式來對所開發的系統進行保護。當今市場上已經存在的具有防復制、加密等功能的電子系統認證芯片有Atmel公司生產的具有多用途的AT88SCxx加密存儲系列芯片,韓國NEOWINE公司開發的電子產品防復制芯片ALPU系列,上海芯正電子科技有限公司生產的XZ8802防復制加密芯片和深圳致芯微電子公司的防抄板嵌入式系統加密芯片DM2016等。
本文研究的系統認證芯片是基于ASIC設計流程,采用硬加密技術對系統進行保護。主機啟動后或者程序運行到關鍵位置時,以傳輸隨機密文方式與系統認證芯片進行通訊,認證成功后系統才能正常工作。系統認證工作流程如圖1所示。由于系統認證芯片是基于ASIC進行設計,復制難度很大,因此可有效實現對電子產品的版權保護。
2系統認證芯片前端設計簡介
該系統認證芯片主要由時鐘模塊、I2C通訊模塊、密鑰存儲模塊、密鑰燒寫模塊、解密模塊、控制模塊等六個模塊組成:
(1)時鐘模塊:產生40 MHz的內部時鐘,供內部邏輯電路工作;
(2)I2C通訊模塊:通過I2C總線與主機進行通訊;
(3)密鑰存儲模塊:采用一次性可編程ROM(簡稱OTP),具有一次性可編程能力,產品設計者可以根據各種情況決定內部密鑰的內容,一旦寫入,不可讀出,不可更改,具有很高的安全性;
(4)密鑰燒寫模塊:完成密鑰的寫入功能,保證密鑰的安全寫入;
(5)解密模塊:采用國際標準加密算法對接收到的密文進行解密;
(6)控制模塊:控制以上各個模塊的協調工作。
HDL級代碼設計完成后,我們在功能驗證成功的基礎上,通過綜合工具Synopsys Design Compiler,結合華虹NEC 0.35μm三層金屬的工藝,編譯成RTL代碼,然后將RTL代碼轉換為門級網表,并導出后端設計所需的時序約束文件。
3系統認證芯片物理設計
在前端導出的門級網表的基礎上進行該芯片的物理設計,實現從門級網表到GDSII的轉換。物理設計采用Cadence公司的SoC Encounter 5.2平臺,采用時序收斂設計流程,進行了包括布圖規劃、布局、時鐘樹綜合、時序優化、布線等步驟,最終導出GDSII文件。
3.1 布局規劃
該系統認證芯片共有2個硬核(Block),分別是OTP模塊和時鐘發生模塊。I/O Pad共有8個,分別是一個電源Pad,一個地Pad,五個輸入輸出信號Pad,還有一個高電壓(VPP)與普通信號復用的Pad(以下簡稱share_pad)。這是因最終的芯片采用的是8腳的封裝,為了節省I/O口,選用了這種復用的I/O Buffer。它既用于為OTP提供12 V的編程電壓(VPP),也可以作為一個通用信號I/O來使用。但是它的形狀與正常I/O Pad不同,我們采用的其他I/O pad寬度為105μm,高度為191.88 μm,share_pad的寬度為215μm,高度為73.12μm,因此在后續工作中需要對其進行特殊處理(詳見3.4節)。
在對芯片進行布局規劃時,首先要確定Block的位置。原則上要將這些Block盡量靠Core的邊界擺放,這樣就可以預留出較大的空間給標準單元以及后續的布線。該芯片中包含OTP編程燒寫安全控制電路,和復雜解密算法電路,電路連線很復雜,本文采用了三種方案來擺放Block,方案的實際指標見表1,布局規劃結果如圖2所示。
為適應封裝要求,方案(a)采用長條形的內核形狀,該方案在實際布線時很難布通。主要是因為我們采用的是華虹NEC 0.35μm三層金屬的工藝,只有Metal1、Metal2和Metal3三層布線資源,水平方向走線的是Metal1和Metal3,垂直方向只有Metal2,垂直方向的布線資源比較緊張。因此,嘗試采用扁平形狀的內核,使垂直方向有更多的走線空間。方案(b)采用扁平形狀的內核,將OTP模塊放置在左上角,與時鐘模塊呈對角線放置,這樣布局在內核利用率達71.55%后,在后續布線中順利通過。另外參考文獻[1]中提到邏輯電路的版圖形狀對布通利用率的影響,作者提出布線區域越接近正方形,布通率越高,因此,嘗試采用方案(c),將OTP豎直放置在左邊,使右邊有完整的方塊區域可以布線,結果顯示,方案(c)是可行的,但其內核利用率達67.49%時布線通過,面積較大。
因此我們最終采用方案(b)。
3.2源規劃
確定芯片的形狀、面積后,接著進行電源規劃。
首先,利用“Connect Global Nets”菜單命令,連接VDD、GND全局網絡。接著對芯片進行靜態(Statistical)模式下的功耗分析,設置時鐘對應電路節點的翻轉率(Toggle Rate)為0.2,系統時鐘為40 MHz;在時鐘樹綜合之后得到的芯片內核功耗為32.218 mW,分析電壓為4V,因此需要的電流為32.218 / 4 = 8.0545 mA,另外OTP編程燒寫時需要的最大電流為5 mA,因此芯片至少需要13.0545 mA的電流。
根據一般布線經驗,寬度為1μm的金屬可以負載1 mA電流的原則,電源環的寬度為14μm以上,本文設計了3組電源環,寬度均為10μm,水平方向為Metal3,垂直方向為Metal2,電源環總寬度為30μm,確保其可以滿足芯片的功耗要求。另外,由于內核的扁平形狀,為了降低水平方向的電壓降,設計了兩組Metal2的電源條,寬度為10μm。為OTP Block和時鐘模塊均加了一組Block 環,為Block供電,這樣可以隔離其他信號的干擾(見圖2(b))。
3.3 時序收斂設計
時序收斂在芯片物理設計中至關重要,是芯片物理設計必需達到的指標,以確保電路可以正常工作。本設計參照SoC Encounter的時序收斂設計流程,如圖3所示[2]。
(1)時序驅動布局
在對芯片進行布局規劃的基礎上,采用時序驅動(Timing Driven)的方式來放置標準單元。工具會自動尋找設計中的關鍵路徑,平衡其建立時間(Setup)的約束,預先為這些關鍵路徑留足布線空間,提高關鍵信號線的可布通性[3]。
(2)時鐘樹綜合
時鐘信號在物理設計中的實現結果被形象地稱之為時鐘樹[4]。時鐘樹結構可以減少由于不同路徑之間的長度差別而導致的時鐘偏差,它是在時鐘路徑的起點(根節點)和最終到達的寄存器時鐘輸入端(葉節點)之間插入專用的時鐘緩沖器,起到平衡根葉時鐘相位差、減小時鐘偏移和傳輸延遲的作用[5]。
(3)靜態時序分析與優化
在時鐘樹綜合之前,必須解決Setup的違規,這就需要在布局之后對電路進行靜態時序分析和優化。互連線的RC參數提取和延時計算是靜態時序分析的前期工作。時鐘樹綜合前的時序分析類型是Setup,即在時鐘作用前沿(或后沿)到達前,同步輸入信號必須保持穩定的那段時間以使信號不至于丟失[4]。若設計中存在Setup違規,則需要進行時序優化。
時鐘樹綜合之后的時序分析類型是Setup和Hold。Hold要求在時鐘作用前沿(或后沿)到達后,同步輸入信號必須保持穩定的一段時間,以使信號能被成功地鎖存。若存在時序違規,需要進行時序優化。
詳細布線后仍要進行時序分析。此時常用的時序優化方法是原地優化(IPO,In-place Optimization),例如,挑選并替換驅動能力大小不一樣的邏輯單元(Re-sizing);復制一個邏輯單元去分擔負載(Cloning);添加“緩沖器”(Buffering)或用緩沖器去替代兩個反相器等方式[4]。
(4)時序驅動布線
采用時序驅動布線策略,布線器在布線時會考慮每條路徑的時序延時、每個單元的驅動強度以及最大電容和最大傳輸延遲的限制,以保證時序違規盡量少;并且布線器在時序關鍵路徑會盡量避免迂回繞道使連線盡可能短。
3.4 版圖后續處理
完成布局布線后,通過Encounter環境下的Connectivity和Geometry的驗證后導出GDSII文件。將生成的GDSII文件導入Virtuoso環境進行版圖的修改。
由于本文前面提到的share_pad的高度與其他I/O Pad的高度不一致,所以它無法將Pad內部的電源環連成閉合回路,未連接前的情況如圖4(a)所示。我們采取的解決方法是將share_pad的GND和VDD分別與旁邊Pad內部的電源環進行連接。首先,將share_pad兩旁原先填充的I/O Filler刪除,留出一些空間來進行GND和VDD的連接;然后用Metal2和Metal3來實現share_pad的GND和VDD之間的連接,并且打上通孔Via2(連接Metal2和Metal3);接著用Metal1來連接Pad內的其他信號,使之連成環。連接結果如圖4(b)所示。
3.5 物理驗證
將修改后的版圖導出GDSII文件,在Mentor公司的Calibre環境下進行設計規則檢查(DRC)和版圖與原理圖一致性檢查(LVS)。
設計規則是以器件的特征尺寸為基準,根據制造工藝水平及考慮其它因素,制定出一整套關于各掩膜相關層上圖形自身尺寸及圖形間相對尺寸的最小允許值。DRC是檢查版圖中各掩膜相關層上圖形的各種尺寸,保證無一違反規定的設計規則[6]。該設計DRC檢查到的錯誤是ME2.i_2,是由于兩條Metal2距離太近引起的。定位到DRC錯誤的位置后,發現是因為Via1(Metal1和Metal2層的通孔)和Via2重疊在一起,導致工具計算金屬線間距時是按著通孔的寬度來計算的。解決辦法是將Via1和Via2拉開一段距離,并在它們之間用Metal2進行連接。
在進行LVS檢查之前,先要在版圖的相應位置用金屬層標注各個Pad的名稱,并且在正確位置標注電源、地的名稱。另外,還需要用“v2lvs -v DESIGN_TOP.v -o DESIGN_TOP.cdl -s0 GND -s1 VDD”命令生成cdl格式的Spice網表,并且在生成cdl網表前頭加上包含華虹NEC標準單元和I/O單元以及所用到Block的spi文件的命令,例如:“.include ./hh_spi/cz6h_std.spi”。經過相應的處理后,設計成功通過LVS檢查,并參加了華虹的MPW流片。
4結語
本文主要研究了應用于電子產品保護的系統認證芯片FD310S物理設計的過程,設計基于華虹NEC 0.35 μm三層金屬工藝,采用SoC Encounter時序收斂流程進行設計。設計過程中,對其中一個高壓復用的特殊管腳進行了處理,解決了由于管腳高度不同電源環無法連成環的問題。本設計成功通過了Calibre的DRC和LVS物理驗證。系統認證芯片的最終面積約為6.5 mm2。考慮相關測試信號的使用,本文成功流片后封裝成SOP18管座,如圖5所示。
參考文獻
[1] 張穎, 潘亮. 芯片版圖面積的設計優化[J]. 中國集成電路, 2006(7): 57-60.
[2] Cadence. Encounter timing closure guide[M/DK]. CA: Cadence Design Systems, Inc., 2005:8.
[3] 劉輝華. 超深亞微米SOC芯片布局布線實現[D]. 成都: 電子科技大學, 2006.
[4] 陳春章, 艾霞, 王國雄. 數字集成電路物理設計[M]. 北京: 科學出版社, 2008.
[5] 王偉, 劉成, 侯立剛, 等. 光柵測量系統芯片后端物理設計與實現[J]. 微電子學, 2007, 37(4): 579-583.
[6] Fontanelli A, Arrigoni S, Raccagni D, et al. System-on-Chip (SoC) Requires IC & Package Co-Design and Co-Verification[C]//IEEE. PROCEEDINGS OF THE IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE, May 12-15, 2002, Orlando, FL. New York: IEEE, 2002: 319-322.
當前,電力電子作為節能、節才、自動化、智能化、機電一體化的基礎,正朝著應用技術高頻化、硬件結構模塊化、產品性能綠色化的方向發展。在不遠的將來,電力電子技術將使電源技術更加成熟、經濟、實用,實現高效率和高品質用電相結合。
1.電力電子技術的發展
現代電力電子技術的發展方向,是從以低頻技術處理問題為主的傳統電力電子學,向以高頻技術處理問題為主的現代電力電子學方向轉變。電力電子技術起始于五十年代末六十年代初的硅整流器件,其發展先后經歷了整流器時代、逆變器時代和變頻器時代,并促進了電力電子技術在許多新領域的應用。八十年代末期和九十年代初期發展起來的、以功率MOSFET和IGBT為代表的、集高頻、高壓和大電流于一身的功率半導體復合器件,表明傳統電力電子技術已經進入現代電力電子時代。
1.1整流器時代
大功率的工業用電由工頻(50Hz)交流發電機提供,但是大約20%的電能是以直流形式消費的,其中最典型的是電解(有色金屬和化工原料需要直流電解)、牽引(電氣機車、電傳動的內燃機車、地鐵機車、城市無軌電車等)和直流傳動(軋鋼、造紙等)三大領域。大功率硅整流器能夠高效率地把工頻交流電轉變為直流電,因此在六十年代和七十年代,大功率硅整流管和晶閘管的開發與應用得以很大發展。當時國內曾經掀起了-股各地大辦硅整流器廠的熱潮,目前全國大大小小的制造硅整流器的半導體廠家就是那時的產物。
1.2逆變器時代
七十年代出現了世界范圍的能源危機,交流電機變頻惆速因節能效果顯著而迅速發展。變頻調速的關鍵技術是將直流電逆變為0~100Hz的交流電。在七十年代到八十年代,隨著變頻調速裝置的普及,大功率逆變用的晶閘管、巨型功率晶體管(GTR)和門極可關斷晶閘管(GT0)成為當時電力電子器件的主角。類似的應用還包括高壓直流輸出,靜止式無功功率動態補償等。這時的電力電子技術已經能夠實現整流和逆變,但工作頻率較低,僅局限在中低頻范圍內。
1.3變頻器時代
進入八十年代,大規模和超大規模集成電路技術的迅猛發展,為現代電力電子技術的發展奠定了基礎。將集成電路技術的精細加工技術和高壓大電流技術有機結合,出現了一批全新的全控型功率器件、首先是功率M0SFET的問世,導致了中小功率電源向高頻化發展,而后絕緣門極雙極晶體管(IGBT)的出現,又為大中型功率電源向高頻發展帶來機遇。MOSFET和IGBT的相繼問世,是傳統的電力電子向現代電力電子轉化的標志。據統計,到1995年底,功率M0SFET和GTR在功率半導體器件市場上已達到平分秋色的地步,而用IGBT代替GTR在電力電子領域巳成定論。新型器件的發展不僅為交流電機變頻調速提供了較高的頻率,使其性能更加完善可靠,而且使現代電子技術不斷向高頻化發展,為用電設備的高效節材節能,實現小型輕量化,機電一體化和智能化提供了重要的技術基礎。
2.現代電力電子的應用領域
2.1計算機高效率綠色電源
高速發展的計算機技術帶領人類進入了信息社會,同時也促進了電源技術的迅速發展。八十年代,計算機全面采用了開關電源,率先完成計算機電源換代。接著開關電源技術相繼進人了電子、電器設備領域。
計算機技術的發展,提出綠色電腦和綠色電源。綠色電腦泛指對環境無害的個人電腦和相關產品，綠色電源系指與綠色電腦相關的高效省電電源,根據美國環境保護署l992年6月17日“能源之星"計劃規定,桌上型個人電腦或相關的設備,在睡眠狀態下的耗電量若小于30瓦,就符合綠色電腦的要求,提高電源效率是降低電源消耗的根本途徑。就目前效率為75%的200瓦開關電源而言,電源自身要消耗50瓦的能源。
2.2通信用高頻開關電源
通信業的迅速發展極大的推動了通信電源的發展。高頻小型化的開關電源及其技術已成為現代通信供電系統的主流。在通信領域中,通常將整流器稱為一次電源,而將直流-直流(DC/DC)變換器稱為二次電源。一次電源的作用是將單相或三相交流電網變換成標稱值為48V的直流電源。目前在程控交換機用的一次電源中,傳統的相控式穩壓電源己被高頻開關電源取代,高頻開關電源(也稱為開關型整流器SMR)通過MOSFET或IGBT的高頻工作,開關頻率一般控制在50-100kHz范圍內,實現高效率和小型化。近幾年,開關整流器的功率容量不斷擴大,單機容量己從48V/12.5A、48V/20A擴大到48V/200A、48V/400A。
因通信設備中所用集成電路的種類繁多,其電源電壓也各不相同,在通信供電系統中采用高功率密度的高頻DC-DC隔離電源模塊,從中間母線電壓(一般為48V直流)變換成所需的各種直流電壓,這樣可大大減小損耗、方便維護,且安裝、增加非常方便。一般都可直接裝在標準控制板上,對二次電源的要求是高功率密度。因通信容量的不斷增加,通信電源容量也將不斷增加。
2.3直流-直流(DC/DC)變換器
DC/DC變換器將一個固定的直流電壓變換為可變的直流電壓,這種技術被廣泛應用于無軌電車、地鐵列車、電動車的無級變速和控制,同時使上述控制獲得加速平穩、快速響應的性能,并同時收到節約電能的效果。用直流斬波器代替變阻器可節約電能(20~30)%。直流斬波器不僅能起調壓的作用(開關電源),同時還能起到有效地抑制電網側諧波電流噪聲的作用。
通信電源的二次電源DC/DC變換器已商品化,模塊采用高頻PWM技術,開關頻率在500kHz左右,功率密度為5W~20W/in3。隨著大規模集成電路的發展,要求電源模塊實現小型化,因此就要不斷提高開關頻率和采用新的電路拓撲結構,目前已有一些公司研制生產了采用零電流開關和零電壓開關技術的二次電源模塊,功率密度有較大幅度的提高。
2.4不間斷電源(UPS)
不間斷電源(UPS)是計算機、通信系統以及要求提供不能中斷場合所必須的一種高可靠、高性能的電源。交流市電輸入經整流器變成直流,一部分能量給蓄電池組充電,另一部分能量經逆變器變成交流,經轉換開關送到負載。為了在逆變器故障時仍能向負載提供能量,另一路備用電源通過電源轉換開關來實現。
現代UPS普遍了采用脈寬調制技術和功率M0SFET、IGBT等現代電力電子器件,電源的噪聲得以降低,而效率和可靠性得以提高。微處理器軟硬件技術的引入,可以實現對UPS的智能化管理,進行遠程維護和遠程診斷。
目前在線式UPS的最大容量已可作到600kVA。超小型UPS發展也很迅速,已經有0.5kVA、lkVA、2kVA、3kVA等多種規格的產品。
2.5變頻器電源
變頻器電源主要用于交流電機的變頻調速,其在電氣傳動系統中占據的地位日趨重要,已獲得巨大的節能效果。變頻器電源主電路均采用交流-直流-交流方案。工頻電源通過整流器變成固定的直流電壓,然后由大功率晶體管或IGBT組成的PWM高頻變換器,將直流電壓逆變成電壓、頻率可變的交流輸出,電源輸出波形近似于正弦波,用于驅動交流異步電動機實現無級調速。
國際上400kVA以下的變頻器電源系列產品已經問世。八十年代初期,日本東芝公司最先將交流變頻調速技術應用于空調器中。至1997年,其占有率已達到日本家用空調的70%以上。變頻空調具有舒適、節能等優點。國內于90年代初期開始研究變頻空調,96年引進生產線生產變頻空調器,逐漸形成變頻空調開發生產熱點。預計到2000年左右將形成。變頻空調除了變頻電源外,還要求有適合于變頻調速的壓縮機電機。優化控制策略,精選功能組件,是空調變頻電源研制的進一步發展方向。
2.6高頻逆變式整流焊機電源
高頻逆變式整流焊機電源是一種高性能、高效、省材的新型焊機電源,代表了當今焊機電源的發展方向。由于IGBT大容量模塊的商用化,這種電源更有著廣闊的應用前景。
逆變焊機電源大都采用交流-直流-交流-直流(AC-DC-AC-DC)變換的方法。50Hz交流電經全橋整流變成直流,IGBT組成的PWM高頻變換部分將直流電逆變成20kHz的高頻矩形波,經高頻變壓器耦合,整流濾波后成為穩定的直流,供電弧使用。
由于焊機電源的工作條件惡劣,頻繁的處于短路、燃弧、開路交替變化之中,因此高頻逆變式整流焊機電源的工作可靠性問題成為最關鍵的問題,也是用戶最關心的問題。采用微處理器做為脈沖寬度調制(PWM)的相關控制器,通過對多參數、多信息的提取與分析,達到預知系統各種工作狀態的目的,進而提前對系統做出調整和處理,解決了目前大功率IGBT逆變電源可靠性。
國外逆變焊機已可做到額定焊接電流300A,負載持續率60%,全載電壓60~75V,電流調節范圍5~300A,重量29kg。
2.7大功率開關型高壓直流電源
大功率開關型高壓直流電源廣泛應用于靜電除塵、水質改良、醫用X光機和CT機等大型設備。電壓高達50~l59kV,電流達到0.5A以上,功率可達100kW。
自從70年代開始,日本的一些公司開始采用逆變技術,將市電整流后逆變為3kHz左右的中頻,然后升壓。進入80年代,高頻開關電源技術迅速發展。德國西門子公司采用功率晶體管做主開關元件,將電源的開關頻率提高到20kHz以上。并將干式變壓器技術成功的應用于高頻高壓電源,取消了高壓變壓器油箱,使變壓器系統的體積進一步減小。
國內對靜電除塵高壓直流電源進行了研制,市電經整流變為直流,采用全橋零電流開關串聯諧振逆變電路將直流電壓逆變為高頻電壓,然后由高頻變壓器升壓,最后整流為直流高壓。在電阻負載條件下,輸出直流電壓達到55kV,電流達到15mA,工作頻率為25.6kHz。
2.8電力有源濾波器
傳統的交流-直流(AC-DC)變換器在投運時,將向電網注入大量的諧波電流,引起諧波損耗和干擾,同時還出現裝置網側功率因數惡化的現象,即所謂“電力公害”,例如,不可控整流加電容濾波時,網側三次諧波含量可達(70~80)%,網側功率因數僅有0.5~0.6。
電力有源濾波器是一種能夠動態抑制諧波的新型電力電子裝置,能克服傳統LC濾波器的不足,是一種很有發展前途的諧波抑制手段。濾波器由橋式開關功率變換器和具體控制電路構成。與傳統開關電源的區別是:(l)不僅反饋輸出電壓,還反饋輸入平均電流;(2)電流環基準信號為電壓環誤差信號與全波整流電壓取樣信號之乘積。
2.9分布式開關電源供電系統
分布式電源供電系統采用小功率模塊和大規模控制集成電路作基本部件,利用最新理論和技術成果,組成積木式、智能化的大功率供電電源,從而使強電與弱電緊密結合,降低大功率元器件、大功率裝置(集中式)的研制壓力,提高生產效率。
八十年代初期,對分布式高頻開關電源系統的研究基本集中在變換器并聯技術的研究上。八十年代中后期,隨著高頻功率變換技術的迅述發展，各種變換器拓撲結構相繼出現,結合大規模集成電路和功率元器件技術,使中小功率裝置的集成成為可能,從而迅速地推動了分布式高頻開關電源系統研究的展開。自八十年代后期開始,這一方向已成為國際電力電子學界的研究熱點,論文數量逐年增加，應用領域不斷擴大。
分布供電方式具有節能、可靠、高效、經濟和維護方便等優點。已被大型計算機、通信設備、航空航天、工業控制等系統逐漸采納,也是超高速型集成電路的低電壓電源(3.3V)的最為理想的供電方式。在大功率場合,如電鍍、電解電源、電力機車牽引電源、中頻感應加熱電源、電動機驅動電源等領域也有廣闊的應用前景。
3.高頻開關電源的發展趨勢
在電力電子技術的應用及各種電源系統中，開關電源技術均處于核心地位。對于大型電解電鍍電源,傳統的電路非常龐大而笨重,如果采用高頓開關電源技術,其體積和重量都會大幅度下降,而且可極大提高電源利用效率、節省材料、降低成本。在電動汽車和變頻傳動中,更是離不開開關電源技術，通過開關電源改變用電頻率,從而達到近于理想的負載匹配和驅動控制。高頻開關電源技術,更是各種大功率開關電源(逆變焊機、通訊電源、高頻加熱電源、激光器電源、電力操作電源等)的核心技術。
3.1高頻化
理論分析和實踐經驗表明,電氣產品的變壓器、電感和電容的體積重量與供電頻率的平方根成反比。所以當我們把頻率從工頻50Hz提高到20kHz,提高400倍的話,用電設備的體積重量大體下降至工頻設計的5~l0%。無論是逆變式整流焊機,還是通訊電源用的開關式整流器,都是基于這一原理。同樣,傳統“整流行業”的電鍍、電解、電加工、充電、浮充電、電力合閘用等各種直流電源也可以根據這一原理進行改造,成為“開關變換類電源”,其主要材料可以節約90%或更高,還可節電30%或更多。由于功率電子器件工作頻率上限的逐步提高,促使許多原來采用電子管的傳統高頻設備固態化,帶來顯著節能、節水、節約材料的經濟效益,更可體現技術含量的價值。
3.2模塊化
模塊化有兩方面的含義,其一是指功率器件的模塊化,其二是指電源單元的模塊化。我們常見的器件模塊,含有一單元、兩單元、六單元直至七單元,包括開關器件和與之反并聯的續流二極管,實質上都屬于“標準”功率模塊(SPM)。近年,有些公司把開關器件的驅動保護電路也裝到功率模塊中去,構成了“智能化”功率模塊(IPM),不但縮小了整機的體積,更方便了整機的設計制造。實際上,由于頻率的不斷提高,致使引線寄生電感、寄生電容的影響愈加嚴重,對器件造成更大的電應力(表現為過電壓、過電流毛刺)。為了提高系統的可靠性,有些制造商開發了“用戶專用”功率模塊(ASPM),它把一臺整機的幾乎所有硬件都以芯片的形式安裝到一個模塊中,使元器件之間不再有傳統的引線連接,這樣的模塊經過嚴格、合理的熱、電、機械方面的設計,達到優化完美的境地。它類似于微電子中的用戶專用集成電路(ASIC)。只要把控制軟件寫入該模塊中的微處理器芯片,再把整個模塊固定在相應的散熱器上,就構成一臺新型的開關電源裝置。由此可見,模塊化的目的不僅在于使用方便,縮小整機體積,更重要的是取消傳統連線,把寄生參數降到最小,從而把器件承受的電應力降至最低,提高系統的可靠性。另外,大功率的開關電源,由于器件容量的限制和增加冗余提高可靠性方面的考慮,一般采用多個獨立的模塊單元并聯工作,采用均流技術,所有模塊共同分擔負載電流,一旦其中某個模塊失效,其它模塊再平均分擔負載電流。這樣,不但提高了功率容量,在有限的器件容量的情況下滿足了大電流輸出的要求,而且通過增加相對整個系統來說功率很小的冗余電源模塊,極大的提高系統可靠性,即使萬一出現單模塊故障,也不會影響系統的正常工作,而且為修復提供充分的時間。
3.3數字化
在傳統功率電子技術中,控制部分是按模擬信號來設計和工作的。在六、七十年代,電力電子技術完全是建立在模擬電路基礎上的。但是,現在數字式信號、數字電路顯得越來越重要,數字信號處理技術日趨完善成熟,顯示出越來越多的優點:便于計算機處理控制、避免模擬信號的畸變失真、減小雜散信號的干擾(提高抗干擾能力)、便于軟件包調試和遙感遙測遙調,也便于自診斷、容錯等技術的植入。所以,在八、九十年代,對于各類電路和系統的設計來說,模擬技術還是有用的,特別是:諸如印制版的布圖、電磁兼容(EMC)問題以及功率因數修正(PFC)等問題的解決,離不開模擬技術的知識,但是對于智能化的開關電源,需要用計算機控制時,數字化技術就離不開了。
3.4綠色化
電源系統的綠色化有兩層含義:首先是顯著節電,這意味著發電容量的節約,而發電是造成環境污染的重要原因,所以節電就可以減少對環境的污染;其次這些電源不能(或少)對電網產生污染,國際電工委員會(IEC)對此制定了一系列標準,如IEC555、IEC917、IECl000等。事實上,許多功率電子節電設備,往往會變成對電網的污染源:向電網注入嚴重的高次諧波電流,使總功率因數下降,使電網電壓耦合許多毛刺尖峰,甚至出現缺角和畸變。20世紀末,各種有源濾波器和有源補償器的方案誕生,有了多種修正功率因數的方法。這些為2l世紀批量生產各種綠色開關電源產品奠定了基礎。
關鍵詞：電子技術基礎實驗 演示儀 設計
1 現狀分析
數字電子技術基礎是高等學校理科類學生廣泛選修的課程，對于電子、通信等專業更是必修的基礎入門課程[1]，具有較強的理論性和實踐性。目前電子技術方面的實踐教學都是獨立設課，幾乎沒有相應的課堂演示實驗。
與普通物理、化學具有豐富的演示實驗器材相比，市場上幾乎沒有電子技術基礎課堂演示實驗器材。而實驗室的實驗器材比較笨重，不方便攜帶。所以設計實用性較強、簡單便攜的電子技術基礎演示實驗演示儀就顯得很有必要。
2 設計實例
以3人表決器電路為例，具體闡述實驗演示儀的設計和制作過程與要點。
2.1 電路原理
3人表決器電路，又稱為多數“1”鑒別電路（如圖1所示）。工作方式就是當3個輸入端中有任意2個或者2個以上輸出邏輯狀態為“1”時，電路輸出狀態為“1”；否則電路輸出狀態為“0”。其邏輯功能見表1[2]。可廣泛應用于各種比賽的裁判電路。
圖1 3人表決器電路原理圖
表1
2.2 電路圖設計
圖1所示電路需要選用合適的芯片去實現，另外還加上電源、輸入端電路、輸出端電路才能工作。
圖2是3人表決器設計電路圖。
圖2 電子技術基礎綜合實驗演示儀電路
2.3 電路說明
2.3.1 主電路芯片選擇
我們采用TTL系列的74LS00和74LS20芯片。集成電路不直接焊接，而是采用插接式安裝。即焊接安裝一個同規格的芯片插座，把芯片插在上面使用，這樣一旦出現芯片故障，更換非常方便[3]。
2.3.2 電源
因為此電路只需直流電源，而且最大電壓為+5 V，允許誤差為±10%。所以我們采用可容納4節5號或者7號干電池的電池盒來充當電源。
2.3.3 輸入、輸出端電路
輸入端用開關來控制輸入電平，一般選用單刀雙擲鈕子開關，并采用LED發光二極管作為邏輯電平指示燈。開關打開時就輸入邏輯電平“1”，對應的指示燈亮起；關閉時輸入邏輯電平“0”，對應的指示燈熄滅。
輸出端直接用一個LED發光二極管作為邏輯電平指示燈。
2.3.4 限流電阻
發光二極管的反向擊穿電壓約5 V。它的正向伏安特性曲線很陡，使用時必須串聯限流電阻以控制通過管子的電流。限流電阻R可用下式計算[4]：
R=（E-UF）/IF
式中E為電源電壓，UF為LED的正向壓降，IF為LED的一般工作電流。
普通的發光二極管正飽和壓降為1.6～2.1 V，最常見的壓降大約為1.8 V，具體值可以查看對應的型號參數表。工作電流5～20 mA。
由以上條件可計算出電路各處電阻范圍，選用合適的標準電阻。電阻采用最常見的色環電阻，1/4 W規格即可。
2.3.5 電路板
電路板一般有敷銅板、面包板和萬用板。從實用性、可靠性、美觀性和布局靈活性等方面考慮，最好采用環氧玻璃布敷銅板[5，6]。
2.4 功能擴展
為了提高電路利用率，我們把電路適當修改，使其功能得到擴展。主要是增加了功能切換開關K4。再添上電源開關以及電源指示燈，使電路更加完整。
2.4.1 芯片邏輯功能演示
開關K4向上接a位置時，如果IC1位置芯片為74LS00，則可以演示與非門功能；如果IC1位置芯片為74LS08，則可以演示與門功能；如果IC1位置芯片為74LS32，則可以演示或門功能；如果IC1位置芯片為74LS86，則可以演示異或門功能；如果IC1位置芯片為CC4001，則可以演示或非門功能。
2.4.2 3人表決器電路功能演示
開關K4向下接b位置時，如果IC1位置芯片為74LS00，IC2位置芯片為74LS20，則可以演示3人表決器電路功能。
3 結束語
該實驗演示儀具有制作簡單、輕便易攜、結構簡單、方便操作、附帶電源、價格低廉等特點。電子技術基礎演示實驗不是一個電路就能解決的，需要根據教學需要，制作一系列相應的演示儀。以上僅僅試列舉了一個電路作為示范，其他電路依此也不難制作。太復雜的電路不建議課堂演示，應放到專業實驗課去解決。
參考文獻
[1] 謝建明.電子技術基礎實驗教學改革探討[J].中國現代教育裝備，2006（8）：46-47.
[2] 吳勇靈.淺談三人表決器實驗電路的設計[J].物理實驗，2010（8）：33-35.
[3] 尹建友.如何減少電子電路制作過程中的人為故障[J].科技信息，2007（25）：104.
[4] 謝自美.電子線路實驗?測試?設計[M].第二版.武漢：華中理工大學出版社，2003.
